Translation of "Cache memories" in German
																						For
																											this
																											reason,
																											hitherto
																											the
																											data
																											has
																											been
																											buffered
																											in
																											cache
																											memories
																											and
																											the
																											working
																											registers
																											of
																											the
																											processor
																											in
																											plain
																											text.
																		
			
				
																						Daher
																											werden
																											die
																											Daten
																											in
																											Cache-Speichern
																											und
																											den
																											Arbeitsregistern
																											des
																											Prozessors
																											bisher
																											im
																											Klartext
																											zwischengespeichert.
															 
				
		 EuroPat v2
			
																						Said
																											cache
																											memories
																											enable
																											a
																											faster
																											data
																											access
																											for
																											the
																											central
																											processing
																											unit
																											CPU
																											than
																											an
																											external
																											ran
																											memory.
																		
			
				
																						Diese
																											Cache-Speicher
																											ermöglichen
																											der
																											zentralen
																											Recheneinheit
																											CPU
																											einen
																											schnelleren
																											Datenzugriff,
																											als
																											ein
																											externer
																											RAM-Speicher.
															 
				
		 EuroPat v2
			
																						In
																											order
																											for
																											a
																											cache
																											based
																											system
																											to
																											be
																											effective,
																											there
																											must
																											be
																											a
																											highly
																											efficient
																											control
																											store
																											system
																											to
																											accomplish
																											data
																											transfer
																											between
																											the
																											main
																											memories,
																											cache,
																											channels,
																											etc.
																											and
																											to
																											control
																											any
																											data
																											inputs
																											from
																											the
																											system
																											(channels,
																											processing
																											unit,
																											etc.)
																											to
																											the
																											cache
																											or
																											main
																											memories.
																		
			
				
																						Damit
																											ein
																											solches
																											System
																											effektiv
																											arbeiten
																											kann,
																											muss
																											die
																											Datenübertragung
																											zwischen
																											den
																											Hauptspeichern,
																											dem
																											Cache-Speicher,
																											den
																											Kanälen
																											usw.
																											sowie
																											Dateneingaben
																											vom
																											System
																											(Kanäle,
																											Prozessoren
																											usw.)
																											in
																											den
																											Cache-Speicher
																											oder
																											die
																											Hauptspeicher
																											von
																											einem
																											hochgradig
																											wirksamen
																											Speichersteuersystem
																											gesteuert
																											werden.
															 
				
		 EuroPat v2
			
																						In
																											microprocessor
																											systems
																											with
																											the
																											known
																											cache
																											memories,
																											waiting
																											cycles
																											are
																											required
																											in
																											the
																											overwhelming
																											plurality
																											of
																											access
																											cycles
																											to
																											the
																											main
																											memory.
																											These
																											waiting
																											cycles
																											are
																											formed
																											within
																											the
																											framework
																											of
																											an
																											access
																											cycle
																											in
																											the
																											microprocessor
																											system
																											so
																											that
																											the
																											access
																											time
																											predetermined
																											by
																											the
																											main
																											memory
																											is
																											not
																											downwardly
																											transgressed.
																		
			
				
																						Bei
																											Mikroprozessorsystemen
																											mit
																											den
																											bekannten
																											Cache-Speichern
																											sind
																											bei
																											der
																											überwiegenden
																											Anzahl
																											von
																											Zugriffszyklen
																											auf
																											den
																											Arbeitsspeicher
																											Wartezyklen
																											erforderlich,
																											die,
																											um
																											die
																											durch
																											den
																											Arbeitsspeicher
																											vorgegebene
																											Zugriffszeit
																											nicht
																											zu
																											unterschreiten,
																											im
																											Rahmen
																											eines
																											Zugriffszykluses
																											im
																											Mikroprozessorsystem
																											gebildet
																											werden.
															 
				
		 EuroPat v2
			
																						These
																											second
																											integrated
																											circuits
																											4
																											may,
																											for
																											example,
																											be
																											driver
																											circuits
																											and/or
																											additional
																											logic,
																											such
																											as
																											error
																											recognition
																											and
																											correction
																											circuits,
																											cache
																											memories,
																											refresh
																											circuits,
																											and
																											so
																											forth.
																		
			
				
																						Diese
																											weiteren
																											integrierten
																											Schaltungen
																											4
																											können
																											zum
																											Beispiel
																											Treiberschaltungen
																											und/oder
																											Zusatzlogik
																											wie
																											Fehlererkennung/-Korrekturschaltungen,
																											CACHE-Speicher,
																											Refresh-Schaltungen
																											usw.
																											sein.
															 
				
		 EuroPat v2
			
																						This
																											may
																											be
																											accomplished
																											by
																											reducing
																											the
																											clock
																											frequency,
																											for
																											example,
																											or
																											by
																											suppressing
																											certain
																											software
																											accesses
																											to
																											cache
																											memories.
																		
			
				
																						Dies
																											kann
																											beispielsweise
																											über
																											eine
																											Absenkung
																											der
																											Taktfrequenz
																											erreicht
																											werden
																											oder
																											über
																											die
																											Unterbindung
																											von
																											bestimmten
																											Softwarezugriffen
																											auf
																											Cache-Speicher.
															 
				
		 EuroPat v2
			
																						It
																											is
																											possible,
																											for
																											example,
																											to
																											deactivate
																											additional
																											processor
																											cores
																											or
																											cache
																											memories
																											occasionally
																											or
																											completely
																											if
																											they
																											are
																											not
																											needed.
																		
			
				
																						Beispielsweise
																											ist
																											es
																											möglich,
																											zusätzliche
																											Prozessorkerne
																											oder
																											Cache-Speicher
																											zeitweise
																											oder
																											vollständig
																											zu
																											deaktivieren,
																											wenn
																											diese
																											nicht
																											benötigt
																											werden.
															 
				
		 EuroPat v2
			
																						To
																											the
																											digital
																											signal
																											processor
																											2
																											or
																											the
																											processor
																											sub-system
																											3
																											respectively
																											are
																											assigned
																											two
																											cache
																											memories
																											8,
																											9
																											via
																											which
																											the
																											digital
																											signal
																											processor
																											2
																											can
																											access
																											a
																											rewritable
																											memory
																											10
																											also
																											integrated
																											on
																											the
																											chip,
																											which
																											memory
																											10
																											is
																											arranged
																											as
																											an
																											MTP
																											memory
																											in
																											the
																											example
																											shown.
																		
			
				
																						Dem
																											digitalen
																											Signalprozessor
																											2
																											bzw.
																											dem
																											Prozessor-Subsystem
																											3
																											sind
																											zwei
																											Cache-Speicher
																											8,
																											9
																											zugeordnet,
																											über
																											welche
																											der
																											digitale
																											Signalprozessor
																											2
																											auf
																											einen
																											ebenfalls
																											am
																											Chip
																											integrierten
																											wiederbeschreibbaren
																											Speicher
																											10,
																											der
																											im
																											gezeigten
																											Beispiel
																											als
																											MTP-Speicher
																											ausgebildet
																											ist,
																											zugreifen
																											kann.
															 
				
		 EuroPat v2
			
																						The
																											communication
																											between
																											the
																											cache
																											memories
																											8,
																											9
																											and
																											the
																											rewritable
																											memory
																											10
																											is
																											effected
																											via
																											a
																											data
																											bus
																											11
																											which
																											has
																											a
																											preferred
																											transmission
																											width
																											of
																											128
																											bits.
																		
			
				
																						Die
																											Kommunikation
																											zwischen
																											den
																											Cache-Speichern
																											8,
																											9
																											und
																											dem
																											wiederbeschreibbaren
																											Speicher
																											10
																											erfolgt
																											über
																											einen
																											Datenbus
																											11
																											mit
																											einer
																											bevorzugten
																											Übertragungsbreite
																											von
																											128
																											bit.
															 
				
		 EuroPat v2
			
																						The
																											cache
																											memories
																											8,
																											9
																											communicate
																											with
																											the
																											digital
																											signal
																											processor
																											via
																											the
																											respective
																											buses
																											6
																											a,
																											6
																											b
																											and
																											6
																											c
																											.
																		
			
				
																						Die
																											Cache-Speicher
																											8,
																											9
																											kommunizieren
																											mit
																											dem
																											digitalen
																											Signalprozessor
																											über
																											die
																											jeweiligen
																											Busse
																											6a,
																											6b,
																											und
																											6c.
															 
				
		 EuroPat v2
			
																						Conditional
																											to
																											this
																											communication
																											link
																											it
																											is
																											also
																											possible
																											to
																											output
																											words
																											from
																											the
																											memory
																											10
																											or
																											the
																											cache
																											memories
																											8,
																											9
																											respectively
																											via
																											the
																											output
																											units
																											7
																											.
																		
			
				
																						Bedingt
																											durch
																											diese
																											Kommunikationsverbindung
																											ist
																											es
																											auch
																											möglich,
																											Datenworte
																											aus
																											dem
																											Speicher
																											10
																											bzw.
																											den
																											Cache-Speichern
																											8,
																											9
																											über
																											die
																											Ausgabeeinheiten
																											7
																											auszugeben.
															 
				
		 EuroPat v2
			
																						The
																											cache
																											memories,
																											in
																											the
																											case
																											of
																											the
																											cache
																											memory
																											8,
																											may
																											have
																											a
																											capacity
																											of
																											512
																											bytes,
																											the
																											capacity
																											of
																											the
																											cache
																											memory
																											9
																											may
																											be
																											64
																											bytes.
																		
			
				
																						Die
																											Cache-Speicher
																											können
																											im
																											Fall
																											des
																											Cache-Speichers
																											8
																											eine
																											Größe
																											von
																											512
																											byte
																											aufweisen,
																											die
																											Größe
																											des
																											Cache-Speichers
																											9
																											kann
																											64
																											byte
																											betragen.
															 
				
		 EuroPat v2
			
																						Via
																											the
																											two
																											cache
																											memories,
																											which
																											are
																											high-speed
																											buffers,
																											there
																											is
																											ensured
																											that
																											the
																											data
																											or
																											information
																											to
																											be
																											retrieved
																											from
																											the
																											relatively
																											slowly
																											operating
																											memory
																											are
																											available
																											to
																											the
																											high-speed
																											first
																											processor
																											or
																											the
																											digital
																											signal
																											processor
																											respectively.
																		
			
				
																						Über
																											die
																											beiden
																											Cache-Speicher,
																											bei
																											denen
																											es
																											sich
																											um
																											schnelle
																											Pufferspeicher
																											handelt,
																											wird
																											sichergestellt,
																											dass
																											die
																											aus
																											dem
																											relativ
																											langsam
																											arbeitenden
																											Speicher
																											abzurufenden
																											Daten
																											bzw.
																											Informationen
																											dem
																											schnell
																											arbeitenden
																											ersten
																											Prozessor
																											bzw.
																											dem
																											digitalen
																											Signalprozessor
																											zur
																											Verfügung
																											stehen.
															 
				
		 EuroPat v2
			
																						If
																											conventional
																											encryption
																											methods
																											were
																											to
																											be
																											used
																											for
																											the
																											encryption
																											of
																											the
																											content
																											of
																											cache
																											memories
																											or
																											registers,
																											the
																											response
																											time
																											would
																											be
																											too
																											long.
																		
			
				
																						Wenn
																											man
																											herkömmliche
																											Verschlüsselungsverfahren
																											für
																											die
																											Verschlüsselung
																											des
																											Inhalts
																											von
																											Cache-Speichern
																											oder
																											Registern
																											anwenden
																											würde,
																											wäre
																											die
																											Antwortzeit
																											zu
																											groß.
															 
				
		 EuroPat v2
			
																						Furthermore,
																											there
																											may
																											be
																											provided
																											that
																											the
																											memory
																											is
																											connected
																											to
																											the
																											first
																											processor
																											via
																											two
																											cache
																											memories,
																											one
																											of
																											which
																											is
																											used
																											for
																											access
																											to
																											the
																											memory
																											for
																											reading
																											or
																											writing
																											a
																											program
																											and
																											the
																											other
																											of
																											which
																											is
																											used
																											for
																											access
																											to
																											the
																											memory
																											for
																											reading
																											out
																											data.
																		
			
				
																						Weiterhin
																											kann
																											vorgesehen
																											sein,
																											dass
																											der
																											Speicher
																											über
																											zwei
																											Cache-Speicher
																											an
																											dem
																											ersten
																											Prozessor
																											angeschlossen
																											ist,
																											von
																											denen
																											einer
																											für
																											einen
																											Zugriff
																											auf
																											den
																											Speicher
																											zum
																											Auslesen
																											oder
																											Einschreiben
																											eines
																											Programms
																											und
																											der
																											andere
																											für
																											einen
																											Zugriff
																											auf
																											den
																											Speicher
																											zum
																											Auslesen
																											von
																											Daten
																											dient.
															 
				
		 EuroPat v2
			
																						As
																											described,
																											the
																											use
																											of
																											the
																											cache
																											memory
																											(memories)
																											achieves
																											that
																											the
																											first
																											processor
																											or
																											the
																											digital
																											signal
																											processor
																											respectively,
																											does
																											not
																											continuously
																											occupy
																											the
																											rewritable
																											memory
																											or
																											the
																											data
																											bus
																											assigned
																											thereto,
																											it
																											is
																											rather
																											a
																											discontinuous
																											access
																											to
																											the
																											memory,
																											only
																											when
																											new
																											information
																											is
																											to
																											be
																											loaded
																											into
																											the
																											cache
																											memory
																											(memories).
																		
			
				
																						Wie
																											beschrieben
																											wird
																											durch
																											die
																											Verwendung
																											des
																											oder
																											der
																											Cache-Speicher
																											erreicht,
																											dass
																											der
																											erste
																											Prozessor
																											bzw.
																											der
																											digitale
																											Signalprozessor
																											nicht
																											ständig
																											den
																											wiederbeschreibbaren
																											Speicher
																											bzw.
																											dem
																											diesen
																											zugeordneten
																											Datenbus
																											belegt,
																											vielmehr
																											erfolgt
																											lediglich
																											ein
																											diskontinuierlicher
																											Zugriff
																											auf
																											den
																											Speicher,
																											nämlich
																											dann,
																											wenn
																											neue
																											Informationen
																											in
																											den
																											oder
																											die
																											Cache-Speicher
																											einzuladen
																											ist.
															 
				
		 EuroPat v2
			
																						As
																											a
																											result
																											of
																											the
																											mechanisms
																											to
																											access
																											the
																											memories,
																											the
																											dimensioning
																											of
																											the
																											cache
																											memories
																											and
																											of
																											the
																											local
																											memories,
																											the
																											slightly
																											longer
																											time
																											of
																											access
																											to
																											the
																											rewritable
																											memory
																											is
																											compensated
																											in
																											a
																											simple
																											manner
																											at
																											the
																											least
																											cost.
																		
			
				
																						Durch
																											die
																											vorgenommenen
																											Zugriffsmechanismem
																											auf
																											die
																											Speicher,
																											die
																											Dimensionierung
																											der
																											Cache-Speicher
																											und
																											der
																											lokalen
																											Speicher
																											ist
																											die
																											etwas
																											langsamere
																											Zugriffszeit
																											auf
																											den
																											mehrfachbeschreibbaren
																											Speicher
																											auf
																											einfache
																											Weise
																											bei
																											geringstmöglichen
																											Kosten
																											kompensiert.
															 
				
		 EuroPat v2
			
																						On
																											the
																											other
																											hand
																											the
																											size
																											of
																											the
																											cache
																											memories
																											can
																											influence
																											the
																											quality
																											of
																											the
																											motion
																											estimation
																											in
																											this
																											respect
																											to
																											the
																											extent
																											where
																											for
																											example
																											those
																											movements
																											cannot
																											be
																											determined
																											in
																											which
																											the
																											associated
																											test
																											vector
																											“reaches
																											out”
																											beyond
																											the
																											limits
																											of
																											the
																											saved
																											image
																											section.
																		
			
				
																						Andererseits
																											kann
																											die
																											Größe
																											des
																											Cachespeichers
																											die
																											Qualität
																											der
																											Bewegungsschätzung
																											insofern
																											dahingehend
																											beeinflussen,
																											dass
																											beispielsweise
																											solche
																											Bewegungen
																											nicht
																											ermittelt
																											werden
																											können,
																											bei
																											denen
																											der
																											zugehörige
																											Testvektor
																											über
																											die
																											Grenzen
																											des
																											abgespeicherten
																											Bildausschnitts
																											"hinausreicht".
															 
				
		 EuroPat v2
			
																						In
																											the
																											extreme,
																											the
																											publisher
																											can
																											withdraw
																											the
																											page
																											from
																											the
																											host
																											server,
																											republish
																											it
																											without
																											the
																											objectionable
																											personal
																											data,
																											and
																											require
																											updating
																											of
																											the
																											page
																											in
																											the
																											cache
																											memories
																											of
																											search
																											engines.
																		
			
				
																						Im
																											Extremfall
																											kann
																											der
																											Urheber
																											die
																											Seite
																											auf
																											dem
																											Hosting-Server
																											löschen,
																											sie
																											ohne
																											die
																											beanstandeten
																											personenbezogenen
																											Daten
																											erneut
																											einstellen
																											und
																											die
																											Aktualisierung
																											der
																											Seite
																											im
																											Cache
																											der
																											Suchmaschinen
																											verlangen.
															 
				
		 ParaCrawl v7.1
			
																						Atmel’s
																											SAM
																											S70
																											series
																											is
																											based
																											on
																											the
																											ARM
																											Cortex-M7
																											core
																											plus
																											a
																											floating
																											point
																											unit,
																											extending
																											the
																											company’s
																											general-purpose
																											product
																											portfolio
																											with
																											maximum
																											operating
																											speeds
																											up
																											to
																											300
																											MHz,
																											up
																											to
																											2
																											MB
																											of
																											Flash,
																											dual
																											16
																											kB
																											cache
																											memories
																											and
																											up
																											to
																											384
																											kB
																											of
																											SRAM.
																		
			
				
																						Die
																											SAM
																											S70-Reihe
																											von
																											Atmel
																											basiert
																											auf
																											dem
																											ARM
																											Cortex-M7-Kern
																											plus
																											einer
																											Gleitkomma-Einheit.
																											Sie
																											erweitert
																											das
																											universelle
																											Produktportfolio
																											mit
																											einer
																											maximalen
																											Operationsgeschwindigkeit
																											von
																											bis
																											zu
																											300
																											MHz,
																											bis
																											zu
																											2
																											MB
																											Flash,
																											dualen
																											16
																											kB
																											Cache-Speicher
																											und
																											bis
																											zu
																											384
																											kB
																											SRAM.
															 
				
		 ParaCrawl v7.1
			
																						In
																											order
																											for
																											a
																											cache
																											based
																											system
																											to
																											be
																											effective,
																											there
																											must
																											be
																											a
																											highly
																											efficient
																											control
																											store
																											system
																											to
																											accomplish
																											data
																											transfer
																											between
																											the
																											main
																											memories,
																											cache,
																											channels,
																											etc.
																											and
																											to
																											control
																											any
																											data
																											inputs
																											from
																											the
																											system
																											(channels,
																											processing
																											unit,
																											etc.)
																											to
																											the
																											cache
																											or
																											main
																											memories.
																											If
																											the
																											transfer
																											of
																											data
																											is
																											not
																											handled
																											efficiently,
																											many
																											of
																											the
																											advantages
																											of
																											using
																											a
																											high
																											speed
																											cache
																											will
																											be
																											lost.
																		
			
				
																						Damit
																											ein
																											solches
																											System
																											effektiv
																											arbeiten
																											kann,
																											muß
																											die
																											Datenübertragung
																											zwischen
																											den
																											Hauptspeichern,
																											dem
																											Cash-
																											Speicher,
																											den
																											Kanälen
																											usw.
																											sowie
																											Dateneingaben
																											vom
																											System
																											(Kanäle,
																											Prozessoren
																											usw.)
																											in
																											den
																											Cash-Speicher
																											oder
																											die
																											Hauptspeicher
																											von
																											einem
																											hochgradig
																											wirksamen
																											Speichersteuersystem
																											gesteuert
																											werden.
																											Wenn
																											die
																											Datenübertragung
																											nicht
																											effektiv
																											gehandhabt
																											wird,
																											gehen
																											viele.
																											Vorteile
																											der
																											Benutzung
																											eines
																											sehr
																											schnellen
																											Cash-Speichers
																											verloren.
															 
				
		 EuroPat v2
			
																						The
																											cache
																											memory
																											ports
																											can
																											be
																											constructed,
																											therefore,
																											in
																											a
																											standard
																											manner.
																		
			
				
																						Die
																											Cachespeicherports
																											können
																											auf
																											übliche
																											Weise
																											aufgebaut
																											sein.
															 
				
		 EuroPat v2
			
																						It
																											should,
																											therefore,
																											be
																											noted
																											that
																											the
																											capacity
																											of
																											the
																											cache
																											memory
																											is
																											being
																											increasingly
																											expanded.
																		
			
				
																						Dabei
																											ist
																											zu
																											beachten,
																											daß
																											die
																											Kapazität
																											des
																											Cachespeichers
																											zunehmend
																											erhöht
																											wird.
															 
				
		 EuroPat v2
			
																						The
																											control
																											of
																											the
																											cache
																											memory
																											CSB
																											required
																											for
																											this
																											purpose
																											occurs
																											via
																											control
																											signals
																											S-CSB.
																		
			
				
																						Die
																											dazu
																											erforderliche
																											Steuerung
																											des
																											Cachespeichers
																											CSB
																											erfolgt
																											über
																											Steuersignale
																											S-CSB.
															 
				
		 EuroPat v2
			
																						The
																											word
																											addresses
																											for
																											each
																											word
																											are
																											connected
																											through
																											from
																											the
																											buses
																											to
																											the
																											cache
																											memory
																											ports.
																		
			
				
																						Die
																											Wortadressen
																											für
																											jedes
																											Wort
																											werden
																											von
																											den
																											Bussen
																											zu
																											den
																											Cachespeicherports
																											durchgeschaltet.
															 
				
		 EuroPat v2
			
																						The
																											processor
																											may
																											address
																											the
																											cache
																											memory
																											also
																											as
																											a
																											normal
																											memory.
																		
			
				
																						Der
																											Prozessor
																											kann
																											den
																											Cache-Speicher
																											auch
																											als
																											normalen
																											Speicher
																											adressieren.
															 
				
		 EuroPat v2
			
																						The
																											CACHE
																											memory
																											3
																											is
																											switched
																											off
																											in
																											a
																											second
																											step
																											S
																											2
																											.
																		
			
				
																						In
																											einem
																											zweiten
																											Schritt
																											S
																											2
																											wird
																											der
																											CACHE-Speicher
																											3
																											abgeschaltet.
															 
				
		 EuroPat v2
			
																						This
																											makes
																											it
																											possible
																											to
																											manage
																											a
																											plurality
																											of
																											image
																											objects
																											in
																											the
																											cache
																											memory
																											at
																											the
																											same
																											time.
																		
			
				
																						Hiermit
																											ist
																											es
																											möglich,
																											mehrere
																											Bildobjekte
																											gleichzeitig
																											im
																											Cache-Speicher
																											zu
																											verwalten.
															 
				
		 EuroPat v2
			
																						With
																											the
																											sampling
																											rate,
																											this
																											maximum
																											value
																											is
																											written
																											into
																											the
																											cache
																											memory
																											122.
																		
			
				
																						Mit
																											dem
																											Sample-Takt
																											wird
																											dieser
																											Maximalwert
																											in
																											den
																											Cash-Speicher
																											122
																											eingeschrieben.
															 
				
		 EuroPat v2
			
																						However,
																											this
																											would
																											even
																											lead
																											to
																											unnecessary
																											cache
																											memory
																											and
																											hence
																											needs
																											to
																											be
																											removed.
																		
			
				
																						Dies
																											würde
																											jedoch
																											sogar
																											zu
																											unnötigem
																											Cache-Speicher
																											führen
																											und
																											muss
																											daher
																											entfernt
																											werden.
															 
				
		 ParaCrawl v7.1
			
																						This
																											protects
																											the
																											data
																											in
																											the
																											Cache
																											Memory
																											in
																											the
																											event
																											of
																											an
																											unexpected
																											power
																											failure.
																		
			
				
																						Damit
																											sind
																											die
																											Daten
																											im
																											Cache-Speicher
																											im
																											Falle
																											eines
																											unerwarteten
																											Stromausfalls
																											geschützt.
															 
				
		 ParaCrawl v7.1
			
																						This
																											reduces
																											latency
																											and
																											increases
																											addressable
																											cache
																											memory
																											space
																											with
																											lower
																											cost
																											hardware.
																		
			
				
																						Dies
																											verringert
																											die
																											Wartezeit
																											und
																											erhöht
																											den
																											adressierbaren
																											Arbeitsspeicher
																											mit
																											kostengünstigerer
																											Hardware.
															 
				
		 ParaCrawl v7.1
			
																						You
																											can
																											further
																											clear
																											the
																											cache
																											in
																											the
																											memory.
																		
			
				
																						Sie
																											können
																											darüber
																											hinaus
																											den
																											Cache
																											im
																											Speicher
																											löschen.
															 
				
		 ParaCrawl v7.1
			
																						The
																											AttributeMaps
																											may
																											then
																											be
																											made
																											available
																											in
																											the
																											cache
																											memory.
																		
			
				
																						Die
																											AttributMaps
																											können
																											dann
																											entsprechend
																											im
																											Cache
																											bereitgestellt
																											werden.
															 
				
		 EuroPat v2
			
																						In
																											this
																											case,
																											the
																											use
																											of
																											a
																											cache
																											memory
																											thus
																											only
																											results
																											in
																											the
																											optimization
																											of
																											the
																											average
																											throughput.
																		
			
				
																						Die
																											Verwendung
																											von
																											Cache-Speicher
																											führt
																											dabei
																											also
																											lediglich
																											zur
																											Optimierung
																											des
																											durchschnittlichen
																											Durchsatzes.
															 
				
		 EuroPat v2
			
																						The
																											biometric
																											data
																											and
																											the
																											PIC
																											are
																											temporarily
																											stored
																											in
																											a
																											cache
																											memory
																											19
																											.
																		
			
				
																						Die
																											biometrischen
																											Daten
																											und
																											der
																											PIC
																											werden
																											im
																											Arbeitsspeicher
																											19
																											zwischengespeichert.
															 
				
		 EuroPat v2
			
																						In
																											principle,
																											other
																											structures
																											for
																											the
																											cache
																											memory
																											are
																											also
																											possible.
																		
			
				
																						Prinzipiell
																											sind
																											auch
																											andere
																											Strukturen
																											für
																											den
																											Cache-Speicher
																											möglich.
															 
				
		 EuroPat v2
			
																						During
																											a
																											writing
																											operation,
																											the
																											unit
																											82
																											in
																											the
																											cache
																											memory
																											8
																											encrypts
																											information
																											which
																											is
																											to
																											be
																											buffered.
																		
			
				
																						Bei
																											einem
																											Schreibvorgang
																											verschlüsselt
																											die
																											Einheit
																											82
																											im
																											Cache-Speicher
																											8
																											zwischenzuspeichernde
																											Information.
															 
				
		 EuroPat v2
			
																						After
																											a
																											certain
																											time,
																											the
																											cache
																											memory
																											32
																											will
																											be
																											full.
																		
			
				
																						Nach
																											einer
																											gewissen
																											Zeit
																											wird
																											der
																											Cache-Speicher
																											32
																											voll
																											sein.
															 
				
		 EuroPat v2