Translation of "Descrambler" in German
																						I
																											just
																											need
																											to
																											get
																											a
																											descrambler.
																		
			
				
																						Ich
																											hol
																											nur
																											schnell
																											einen
																											Descrambler.
															 
				
		 OpenSubtitles v2018
			
																						I
																											just
																											have
																											to
																											get
																											a
																											descrambler.
																		
			
				
																						Ich
																											muss
																											nur
																											einen
																											Descrambler
																											holen.
															 
				
		 OpenSubtitles v2018
			
																						Bypassing
																											the
																											packet
																											heads
																											around
																											the
																											descrambler
																											is
																											therefore
																											not
																											required.
																		
			
				
																						Eine
																											Umleitung
																											der
																											Paketköpfe
																											um
																											den
																											Entwürfler
																											ist
																											deshalb
																											nicht
																											erforderlich.
															 
				
		 EuroPat v2
			
																						The
																											data
																											signal
																											containing
																											the
																											auxiliary
																											information
																											is
																											directly
																											output
																											at
																											fifth
																											output
																											D05
																											via
																											the
																											descrambler
																											DCR5.
																		
			
				
																						Am
																											fünften
																											Ausgang
																											wird
																											das
																											die
																											Zusatzinformation
																											beinhaltende
																											Datensignal
																											über
																											den
																											Descrambler
																											DCR5
																											direkt
																											ausgegeben.
															 
				
		 EuroPat v2
			
																						For
																											example,
																											the
																											CCITT
																											recommendation
																											V27
																											and
																											V27b
																											describe
																											a
																											7-stage
																											scrambler
																											and
																											a
																											corresponding
																											descrambler
																											which
																											so
																											as
																											to
																											avoid
																											short
																											periods
																											are
																											supplemented
																											by
																											five
																											additional
																											shift
																											register
																											stages
																											or
																											a
																											total
																											of
																											12
																											shift
																											register
																											stages.
																		
			
				
																						In
																											den
																											CCITT-Empfehlungen
																											V27
																											und
																											V27bis
																											werden
																											beispielsweise
																											ein
																											7-stufiger
																											Verwürfler
																											und
																											ein
																											entsprechender
																											Entwürfler
																											beschrieben,
																											die
																											zur
																											Vermeidung
																											von
																											Kurzperioden
																											um
																											weitere
																											5
																											Schieberegisterstufen
																											auf
																											12
																											Stufen
																											ergänzt
																											sind.
															 
				
		 EuroPat v2
			
																						In
																											the
																											case
																											of
																											the
																											descrambler
																											corresponding
																											to
																											recommendation
																											V27b,
																											the
																											contents
																											of
																											stages
																											8,
																											9
																											and
																											12
																											are
																											then
																											compared
																											with
																											the
																											logic
																											state
																											existing
																											at
																											the
																											input
																											of
																											the
																											shift
																											register
																											chain.
																		
			
				
																						Beim
																											Entwürfler
																											nach
																											der
																											Empfehlung
																											V27bis
																											wird
																											dann
																											jeweils
																											der
																											Inhalt
																											der
																											Stufen
																											8,
																											9
																											und
																											12
																											mit
																											dem
																											logischen
																											Zustand
																											am
																											Eingang
																											der
																											Schieberegisterkette
																											verglichen.
															 
				
		 EuroPat v2
			
																						The
																											suppression
																											of
																											undesired
																											short
																											periods
																											is
																											fundamentally
																											accomplished
																											by
																											means
																											of
																											a
																											counting
																											device
																											connected
																											to
																											the
																											actual
																											descrambler
																											for
																											counting
																											identical
																											bits
																											which
																											occur
																											at
																											the
																											interval
																											of
																											a
																											short
																											period
																											which
																											is
																											to
																											be
																											suppressed.
																		
			
				
																						Die
																											Unterdrückung
																											unerwünschter
																											Kurzperioden
																											erfolgt
																											im
																											Prinzip
																											mittels
																											einer
																											an
																											den
																											eigentlichen
																											Entwürfler
																											angeschlossenen
																											Zähleinrichtung
																											für
																											übereinstimmende
																											Bits,
																											die
																											im
																											Abstand
																											einer
																											zu
																											unterdrückenden
																											Kurzperiode
																											auftreten.
															 
				
		 EuroPat v2
			
																						When
																											a
																											preset
																											number
																											of
																											identical
																											bits
																											is
																											overshot,
																											the
																											counting
																											device
																											emits
																											a
																											pulse
																											which
																											is
																											forwarded
																											to
																											the
																											descrambler
																											stage.
																		
			
				
																						Die
																											Zähleinrichtung
																											gibt
																											bei
																											Überschreiten
																											einer
																											voreingestellten
																											Anzahl
																											übereinstimmender
																											Bits
																											einen
																											Impuls
																											ab,
																											der
																											an
																											die
																											Entwürflerstufen
																											weitergeleitet
																											wird.
															 
				
		 EuroPat v2
			
																						When
																											the
																											bit
																											occurring
																											at
																											the
																											input
																											of
																											the
																											first
																											shift
																											register
																											stage
																											of
																											a
																											k-th
																											descrambler
																											stage
																											is
																											identical
																											to
																											one
																											of
																											the
																											stored
																											bits
																											8,
																											9
																											and
																											12,
																											the
																											logic
																											one
																											level
																											occurs
																											at
																											the
																											output
																											of
																											the
																											corresponding
																											k-th
																											AND
																											gate
																											114,
																											214,
																											314,
																											414,
																											and
																											514
																											and
																											is
																											emitted
																											by
																											way
																											of
																											an
																											inverting
																											input
																											to
																											the
																											NAND
																											gate
																											60
																											so
																											that
																											the
																											gate
																											releases
																											the
																											divider
																											chain
																											61,
																											62,
																											63,
																											64
																											through
																											the
																											inverting
																											output.
																		
			
				
																						Bei
																											Gleichheit
																											des
																											am
																											Eingang
																											der
																											ersten
																											Schieberegisterstufe
																											einer
																											k-ten
																											Entwürflerstufe
																											anliegenden
																											Bits
																											mit
																											einem
																											der
																											gespeicherten
																											Bits
																											Nr.
																											8,
																											9
																											und
																											12
																											ergibt
																											sich
																											am
																											Ausgang
																											des
																											entsprechenden
																											k-ten
																											NAND-Gatters
																											114,
																											214,
																											314,
																											414,
																											514
																											jeweils
																											der
																											logische
																											Einspegel,
																											der
																											über
																											jeweils
																											einen
																											invertierenden
																											Eingang
																											an
																											das
																											NAND-Gatter
																											60
																											abgegeben
																											wird,
																											so
																											daß
																											dieses
																											über
																											seinen
																											invertierenden
																											Ausgang
																											die
																											Teilerkette
																											61,
																											62,
																											63,
																											64
																											freigibt.
															 
				
		 EuroPat v2
			
																						The
																											described
																											release
																											of
																											the
																											divider
																											chain
																											61
																											to
																											64
																											leads
																											to
																											the
																											fact
																											that
																											by
																											way
																											of
																											one
																											of
																											the
																											released
																											AND
																											gates
																											117,
																											217,
																											317,
																											417,
																											and
																											517
																											and
																											the
																											additional
																											third
																											modulo-2
																											adders
																											in
																											one
																											of
																											the
																											descrambler
																											stages
																											E1
																											through
																											E5
																											one
																											bit
																											is
																											inverted
																											and
																											thus
																											an
																											occurring
																											short
																											period
																											is
																											ended.
																		
			
				
																						Die
																											beschriebene
																											Freigabe
																											der
																											Teilerkette
																											61
																											bis
																											64
																											führt
																											dazu,
																											daß
																											über
																											eines
																											der
																											freigegebenen
																											UND-Gatter
																											117,
																											217,
																											317,
																											417,
																											517
																											und
																											die
																											zusätzlichen
																											dritten
																											Modulo-2-Addierer
																											in
																											einer
																											der
																											Entwürflerstufen
																											E1
																											bis
																											E5
																											ein
																											Bit
																											invertiert
																											und
																											dadurch
																											eine
																											auftretende
																											Kurzperiode
																											beendet
																											wird.
															 
				
		 EuroPat v2
			
																						The
																											AND
																											gates
																											having
																											nine
																											inputs
																											115,
																											215,
																											315,
																											415,
																											515
																											together
																											with
																											the
																											following
																											D
																											flip-flops
																											116,
																											216,
																											316,
																											416,
																											and
																											516
																											now
																											serve
																											to
																											store
																											the
																											information
																											as
																											to
																											that
																											bit
																											which
																											was
																											present
																											at
																											the
																											input
																											of
																											the
																											first
																											shift
																											register
																											of
																											a
																											descrambler
																											stage
																											on
																											the
																											first
																											occasion
																											when
																											a
																											short
																											period
																											was
																											recognized.
																		
			
				
																						Die
																											UND-Gatter
																											mit
																											neun
																											Eingängen
																											115,
																											215,
																											315,
																											415,
																											515
																											zusammen
																											mit
																											den
																											nachgeschalteten
																											D-Flip-Flops
																											116,
																											216,
																											316,
																											416,
																											516
																											dienen
																											nun
																											zur
																											Speicherung
																											der
																											Information
																											darüber,
																											bei
																											welchem
																											am
																											Eingang
																											des
																											ersten
																											Schieberegisters
																											einer
																											Entwürflerstufe
																											anliegenden
																											Bits
																											zum
																											ersten
																											Mal
																											eine
																											Kurzperiode
																											erkannt
																											wurde.
															 
				
		 EuroPat v2
			
																						In
																											order
																											to
																											distinguish
																											the
																											status
																											"no
																											data
																											stream"
																											from
																											a
																											random
																											data
																											stream,
																											a
																											scrambler
																											SC
																											is
																											employed
																											in
																											the
																											transmitter
																											and
																											a
																											corresponding
																											descrambler
																											DS
																											is
																											employed
																											in
																											the
																											receiver.
																		
			
				
																						Um
																											den
																											Zustand
																											"kein
																											Datenstrom"
																											von
																											einem
																											beliebigen
																											Datenstrom
																											zu
																											unterscheiden,
																											werden
																											ein
																											Verwürfler
																											SC
																											(Scrambler)
																											im
																											Sender
																											und
																											ein
																											entsprechender
																											Dekodierer
																											DS
																											(Descrambler)
																											im
																											Empfänger
																											verwendet.
															 
				
		 EuroPat v2