Translation of "Gate level" in German

Titanium nitride is therefore not suitable, for example, for structuring in the gate level.
Daher ist Titannitrid beispielsweise für die Strukturierung in der Gateebene nicht geeignet.
EuroPat v2
The gate level should thereby be used for the required cross-couplings.
Dabei soll die Gate-Ebene für die benötig­ten Kreuzkopplungen ausgenützt werden.
EuroPat v2
Pier (Gate A18), Level 1 (security-controlled area)
Pier (bei Gate A18), Ebene 1 (Sicherheitsbereich)
ParaCrawl v7.1
The gate polysilicon then runs over the topography, making lithography and patterning of the gate level more difficult.
Das Gate-Polysilizium läuft dann über Topographie, wodurch Lithographie und Strukturierung der Gateebene erschwert werden.
EuroPat v2
The FPGA 80 is symbolically shown by a loading memory 87 and its programmable gate level 85 .
Der FPGA 80 ist symbolisch durch einen Ladespeicher 87 und seine programmierbare Gatterebene 85 dargestellt.
EuroPat v2
The model description must be calculated before the method can be executed on the gate level.
Die modellhafte Beschreibung muß ermittelt werden, bevor das Verfahren auf Gatterebene durchgeführt werden kann.
EuroPat v2
In that case, the output signal of NOR gate 601 shows level L (value 1) so that decoder 603 is activated but NOR gates 604 are off.
In diesem Fall hat das Ausgangssignal des NOR-Glieds 601 den Pegel L (Wert 1), so dass Decoder 603 aktiviert wird, die NOR-Glieder 604 dagegen gesperrt.
EuroPat v2
The output signal of NOR gate 617 has level H when input bit A7 shows level L.
Das Ausgangssignal des NOR-Glieds 617 hat den Pegel H, wenn Eingangsbit A7 den Pegel L aufweist.
EuroPat v2
The manufacture of the structures occurs in the mix and match method, i.e. the gate level is structured with the assistance of electron-beam lithography and the other levels are structured in conventional contact lithography.
Die Herstellung der Strukturen erfolgt dabei im Mix- und Match-Verfahren, d. h. die Gate-Ebene wird mit Hilfe von Elektronenstrahllithographie struktriert und die übrigen Ebenen werden in konventioneller Kontaktlithographie strukturiert.
EuroPat v2
On the (upper) cathode side of the substrate 1 there is provided a large number of elongate cathode fingers 15, which project out of a deeper-lying gate level GE.
Auf der (oberen) Kathodenseite des Substrats 1 ist eine Vielzahl von länglichen Kathodenfingern 15 vorgesehen, die aus einer tieferliegenden Gateebene GE herausragen.
EuroPat v2
Thus, the triac 23 is made nonconductive through the OR gate 39 and the setting flip-flop 42 exactly when on the second line 100 of the AND gate 99 a level 1 signal prevails during the second half of the negative half cycle.
Somit wird das Triac 23 über das ODER-Gatter 39 und das Setz-Flip-Flop 42 genau dann gesperrt, wenn auf der zweiten Leitung 100 des UND-Gatters 99 während der zweiten Hälfte der negativen Halbwelle ein Pegel Eins-Signal anliegt.
EuroPat v2
To allow the pulse start to take place (=output d of the AND gate G has level "high"), the equation
Damit der Impulsstart erfolgen kann (= Ausgang d des UND-Gatters G hat den Pegel "high") muß die Gleichung EPMATHMARKEREP erfüllt sein.
EuroPat v2
If the gate electrodes of two complementary transistors are connected at the gate level, a polysilicon diode is created at the connection point.
Sind die Gate-Elektroden zweier komplementärer Transistoren auf Gate-Ebene miteinander verbunden, so entsteht an der Verbindungsstelle eine Polysiliziumdiode.
EuroPat v2
Therefore on the output side of OR gate 5055, high level is always present if neither a brake pad wear that needs to be displayed nor an excessively large air gap is detected.
Ausgangsseitig des ODER-Gatters 5055 liegt also immer dann ein High-Pegel an, wenn weder ein anzeigerelevanter Bremsbelagverschleiß noch ein übermäßig großer Luftspalt detektiert wird.
EuroPat v2
On the output side, a high level is present at AND gate 5021 if neither brake pad wear that needs to be displayed (switch S 1 closed, upper input of OR gate 5055 at high level) nor an air gap that needs to be displayed (lower input of OR gate at high level) is present and at the same time power source i 2 is switched off.
Ausgangsseitig liegt am UND-Gatter 5021 dann ein High-Pegel an, wenn weder ein anzeigerelevanter Bremsbelagverschleiß (Schalter S1 geschlossen, oberer Eingang des ODER-Gatters 5055 liegt auf High-Pegel) noch ein anzeigerelevanter Luftspalt (unterer Eingang des ODER-Gatters liegt auf High-Pegel) vorliegt und gleichzeitig die Stromquelle i 2 abgeschaltet ist.
EuroPat v2

Related phrases