Translation of "Instruction cycle" in German
																						The
																											efficiency
																											of
																											the
																											new
																											instruction
																											cycle
																											counters
																											is
																											demonstrated
																											by
																											a
																											comparison
																											of
																											the
																											two
																											FIGS.
																		
			
				
																						Die
																											Leistungsfähigkeit
																											der
																											neuen
																											Instruktionszykluszähler
																											zeigt
																											ein
																											Vergleich
																											der
																											beiden
																											Fign.
															 
				
		 EuroPat v2
			
																						Hence,
																											for
																											this
																											control
																											instruction
																											too,
																											the
																											cycle
																											time
																											of
																											20
																											milliseconds
																											applies.
																		
			
				
																						Somit
																											gilt
																											auch
																											für
																											diese
																											Steueranweisung
																											die
																											Zykluszeit
																											20
																											Millisekunden.
															 
				
		 EuroPat v2
			
																						Before
																											and
																											after
																											the
																											instruction
																											cycle,
																											the
																											interface
																											signal
																											has
																											a
																											permanent
																											logic
																											high
																											level.
																		
			
				
																						Vor
																											und
																											nach
																											dem
																											Befehlszyklus
																											weist
																											das
																											Schnittstellensignal
																											einen
																											dauerhaften
																											logischen
																											Highpegel
																											auf.
															 
				
		 EuroPat v2
			
																						In
																											this
																											manner,
																											the
																											instruction
																											cycle
																											counter
																											is
																											stopped
																											on
																											cycle
																											time
																											T4
																											for
																											two
																											cycle
																											times.
																		
			
				
																						Auf
																											diese
																											Weise
																											wird
																											der
																											Instruktionszykluszähler
																											für
																											die
																											Dauer
																											zweier
																											Zykluszeiten
																											auf
																											der
																											Zykluszeit
																											T4
																											gehalten.
															 
				
		 EuroPat v2
			
																						The
																											alternative
																											embodiment
																											of
																											an
																											instruction
																											cycle
																											counter
																											also
																											consists
																											of
																											flipflops
																											54
																											generating
																											cycle
																											times
																											Ti.
																		
			
				
																						Der
																											alternative
																											Instruktionszykluszähler
																											besteht
																											ebenfalls
																											wieder
																											aus
																											Flipflop-Stufen
																											54,
																											welche
																											die
																											Zykluszeiten
																											Ti
																											erzeugen.
															 
				
		 EuroPat v2
			
																						The
																											instruction
																											cycle
																											is
																											terminated
																											by
																											an
																											end
																											sequence
																											(postamble)
																											220
																											signaling
																											the
																											end
																											of
																											the
																											cycle.
																		
			
				
																						Abschließend
																											folgt
																											eine
																											Endsequenz
																											(Postamble)
																											220,
																											die
																											das
																											Ende
																											des
																											Befehlszyklus
																											signalisiert.
															 
				
		 EuroPat v2
			
																						Subsequently,
																											at
																											the
																											next
																											instruction
																											fetch
																											cycle,
																											the
																											control
																											logic
																											STL
																											prevents
																											the
																											reading
																											of
																											the
																											next
																											instruction
																											out
																											of
																											the
																											memory
																											by
																											blocking
																											the
																											MROUT
																											output,
																											and
																											instead
																											starts
																											the
																											instruction
																											lock-on.
																		
			
				
																						Anschließend
																											verhindert
																											die
																											Steuerlogik
																											STL
																											beim
																											nächsten
																											Befehlsaufrufzyklus
																											durch
																											Sperren
																											des
																											MROUT-Ausgangs
																											das
																											Lesen
																											des
																											nächsten
																											Befehls
																											aus
																											dem
																											Speicher
																											und
																											startet
																											stattdessen
																											die
																											Befehlsaufschaltung.
															 
				
		 EuroPat v2
			
																						Subsequently,
																											the
																											memory
																											protection
																											logic
																											is
																											again
																											switched
																											on
																											at
																											the
																											second
																											following
																											instruction
																											fetch
																											cycle,
																											and
																											thus
																											still
																											allows
																											the
																											execution
																											of
																											a
																											jump
																											instruction
																											residing
																											in
																											the
																											protected
																											area
																											of
																											the
																											operation
																											system,
																											to
																											start
																											a
																											user
																											program
																											residing
																											in
																											the
																											unprotected
																											area.
																		
			
				
																						Daraufhin
																											schaltet
																											sich
																											die
																											Speicherschutzlogik
																											beim
																											übernächsten
																											Befehlsaufrufzyklus
																											wieder
																											ein
																											und
																											erlaubt
																											damit
																											noch
																											die
																											Ausführung
																											eines
																											im
																											geschützten
																											Bereich
																											des
																											Betriebssystems
																											stehenden
																											Sprungbefehls,
																											womit
																											ein
																											im
																											ungeschützten
																											Bereich
																											stehendes
																											Anwenderprogramm
																											gestartet
																											wird.
															 
				
		 EuroPat v2
			
																						In
																											that
																											case,
																											the
																											result
																											D
																											of
																											an
																											operation
																											is
																											not
																											yet
																											available
																											in
																											the
																											next
																											instruction
																											cycle,
																											but,
																											depending
																											on
																											the
																											depth
																											of
																											the
																											pipeline
																											processing,
																											only
																											much
																											later.
																		
			
				
																						In
																											diesem
																											Fall
																											ist
																											das
																											Ergebnis
																											D
																											einer
																											Operation
																											im
																											nächsten
																											Instruktionszyklus
																											noch
																											nicht
																											verfügbar,
																											sondern
																											je
																											nach
																											der
																											Tiefe
																											der
																											Pipeline-Verarbeitung
																											erst
																											erhebliche
																											Zeit
																											später.
															 
				
		 EuroPat v2
			
																						The
																											microinstructions
																											read
																											from
																											the
																											control
																											storage,
																											which
																											are
																											generally
																											referred
																											to
																											as
																											control
																											words,
																											are
																											fed
																											to
																											a
																											microinstruction
																											operation
																											register
																											where
																											they
																											are
																											buffered
																											and
																											from
																											where
																											they
																											are
																											fed
																											to
																											an
																											instruction
																											decoder
																											linking
																											the
																											control
																											words
																											with
																											the
																											instruction
																											cycle
																											times,
																											thus
																											generating
																											cycle
																											time
																											related
																											control
																											signals
																											which
																											subsequently
																											control
																											the
																											data
																											flow
																											control
																											elements,
																											such
																											as
																											set
																											inputs
																											of
																											registers,
																											gate
																											circuits,
																											and
																											the
																											like.
																		
			
				
																						Die
																											aus
																											dem
																											Steuerspeicher
																											ausgelesenen
																											Mikroinstruktionen,
																											auch
																											allgemein
																											als
																											Steuerwörter
																											bezeichnet,
																											gelangen
																											meist
																											in
																											ein
																											Mikroinstruktions-Operationsregister,
																											werden
																											dort
																											zwischengespeichert
																											und
																											einem
																											Instruktionsdecodierer
																											zugeführt,
																											der
																											die
																											Steuerwörter
																											mit
																											den
																											Instruktionszykluszeiten
																											verknüpft
																											und
																											auf
																											diese
																											Weise
																											zykluszeitbezogene
																											Steuersignale
																											erzeugt,
																											die
																											dann
																											die
																											Datenfluss-Steuerelemente,
																											beispielsweise
																											Setzeingänge
																											für
																											Register,
																											Torschaltungen
																											und
																											dgl.,
																											steuern.
															 
				
		 EuroPat v2
			
																						This
																											stop
																											bit
																											is
																											fed
																											on
																											line
																											60
																											to
																											test
																											clock
																											generator
																											and
																											counter
																											28
																											which
																											in
																											the
																											course
																											of
																											the
																											first
																											instruction
																											cycle
																											T0
																											sets
																											a
																											test
																											mode
																											bit
																											?8
																											CMB
																											(line
																											8)
																											which
																											remains
																											set
																											until
																											the
																											next
																											micro
																											instruction
																											#2,
																											an
																											instruction
																											to
																											be
																											tested
																											(Vi).
																		
			
				
																						Dieses
																											gelangt
																											über
																											die
																											Leitung
																											60
																											zum
																											Prüftaktgenerator
																											und
																											-zähler
																											28,
																											der
																											im
																											Verlaufe
																											des
																											ersten
																											Instruktionszyklus
																											TO
																											ein
																											Prüfbetriebsart-Bit
																											CMB
																											(Zeile
																											8)
																											aufsetzt,
																											das
																											bis
																											zum
																											Beginn
																											der
																											nächsten
																											Mikroinstruktion
																											#2,
																											einer
																											zu
																											prüfenden
																											Instruktion
																											(Vi),
																											gesetzt
																											bleibt.
															 
				
		 EuroPat v2
			
																						With
																											such
																											an
																											instruction
																											cycle
																											counter
																											22a
																											the
																											operation
																											decoder
																											15
																											can
																											be
																											of
																											a
																											less
																											complicated
																											structure
																											since
																											e.g.
																											for
																											the
																											two
																											microinstructions
																											of
																											the
																											above
																											type
																											it
																											merely
																											has
																											to
																											generate
																											always
																											the
																											same
																											control
																											signals
																											for
																											the
																											data
																											flow.
																		
			
				
																						Mit
																											einem
																											solchen
																											Instruktionszykluszähler
																											22a
																											kann
																											der
																											Operationsdecodierer
																											15
																											einfacher
																											konstruiert
																											sein,
																											da
																											er
																											beispielsweise
																											für
																											die
																											zwei
																											Mikroinstruktionen
																											der
																											genannten
																											Art
																											immer
																											nur
																											die
																											gleichen
																											Steuersignale
																											für
																											den
																											Datenfluß
																											zu
																											erzeugen
																											braucht.
															 
				
		 EuroPat v2
			
																						The
																											control
																											signals
																											CSi
																											which
																											are
																											subsequently
																											and
																											responsively
																											supplied
																											by
																											the
																											operation
																											decoder
																											3a
																											are
																											exclusively
																											a
																											function
																											of
																											a
																											combination
																											of
																											particular
																											signals
																											representing
																											instruction
																											cycle
																											times
																											with
																											particular
																											bits
																											Ei
																											of
																											the
																											forced
																											operations.
																		
			
				
																						Die
																											Steuersignale
																											CSi,
																											die
																											der
																											Operationsdecodierer
																											3a
																											nun
																											liefert,
																											entstehen
																											ausschliesslich
																											durch
																											Kombination
																											bestimmter
																											Signale,
																											die
																											Instruktionszykluszeiten
																											Ti
																											repräsentieren
																											mit
																											bestimmten
																											Bits
																											Ei
																											der
																											erzwungenen
																											Operationen.
															 
				
		 EuroPat v2
			
																						Despite
																											apparent
																											parallelity
																											within
																											the
																											processor,
																											the
																											maximum
																											command
																											rate,
																											with
																											one
																											instruction
																											per
																											clock
																											cycle,
																											and
																											the
																											processing
																											and
																											result
																											sequencing,
																											have
																											been
																											maintained.
																		
			
				
																						Trotz
																											einer
																											scheinbaren
																											Parallelität
																											innerhalb
																											des
																											Prozessors
																											wurde
																											die
																											maximale
																											Befehlsrate
																											mit
																											einer
																											Instruktion
																											pro
																											Takt
																											und
																											die
																											Bearbeitungs-
																											und
																											die
																											Ergebnissequenzialität
																											erhalten.
															 
				
		 EuroPat v2
			
																						The
																											very
																											latest
																											developments
																											in
																											the
																											last
																											two
																											years
																											in
																											the
																											field
																											of
																											processors
																											achieve
																											a
																											processing
																											speed,
																											on
																											average,
																											of
																											more
																											than
																											one
																											instruction
																											per
																											clock
																											cycle.
																		
			
				
																						Allerneueste
																											Entwicklungen
																											aus
																											dem
																											letzten
																											Jahr
																											im
																											Sektor
																											der
																											Prozessoren
																											erreichen
																											eine
																											Bearbeitungsgeschwindigkeit
																											mit
																											durchschnittlich
																											mehr
																											als
																											einer
																											Instruktion
																											pro
																											Takt.
															 
				
		 EuroPat v2
			
																						In
																											the
																											instruction
																											cycle,
																											the
																											instruction
																											is
																											loaded
																											into
																											the
																											instruction
																											register
																											after
																											the
																											processor
																											fetches
																											it
																											from
																											the
																											memory
																											location
																											pointed
																											to
																											by
																											the
																											program
																											counter.
																		
			
				
																						Im
																											Befehlszyklus
																											wird
																											die
																											Instruktion
																											in
																											das
																											Instruktionsregister
																											geladen,
																											nachdem
																											der
																											Prozessor
																											es
																											vom
																											Speicherort
																											holt,
																											der
																											vom
																											Befehlszähler
																											bestimmt
																											wird.
															 
				
		 WikiMatrix v1