Translation of "Invertedly" in German
The
input
signals
are
fed
to
the
lines
14
of
the
logic
AND-array
10,
directly
and
invertedly
through
the
phase
splitters
16.
Die
Eingangssignale
werden
den
Leitungen
14
des
UND-Verknüpfungsfeldes
10
durch
Phasensplitter
16
direkt
und
invertiert
zugeführt.
EuroPat v2
To
achieve
a
corresponding
reduction
in
the
active
phase
of
the
clock
pulse
T,
the
differentiating
stage
9
can
be
so
constructed
that
the
external
clock
signal
TE
is
fed,
on
one
hand,
to
a
delay
stage
10
and,
on
the
other
hand,
to
the
second
input
of
a
NOR-gate
11,
and
wherein
the
output
of
the
delay
stage
10
is
invertedly
fed
to
the
first
input
of
the
NOR-gate
11,
and
the
clock
signal
T
acting
upon
the
first
input
of
the
first
gate
6,
and
upon
the
first
switching
device
1,
is
taken
off
the
output
of
the
NOR-gate
11.
Um
eine
entsprechende
Verkürzung
der
Aktivphase
des
Taktimpulses
T
zu
erreichen,
kann
die
Differenzierstufe
9
z.
B.
in
der
Weise
ausgeführt
sein,
daß
das
externe
Taktsignal
TE
einerseits
einer
Verzögerungsstufe
10
und
andererseits
dem
zweiten
Eingang
eines
NOR-Gatters
11
zugeführt
wird,
der
Ausgang
der
Verzögerungsstufe
10
invertiert
dem
ersten
Eingang
des
NOR-Gatters
11
Zugeführt
wird
und
das
den
ersten
Eingang
des
ersten
Gatters
6
und
das
erste
Schaltwerk
1
beaufschlagende
Taktsignal
T
dem
Ausgang
des
NOR-Gatters
11
entnommen
wird.
EuroPat v2
Due
to
the
series
connection
of
the
invertedly
clocked
latches
507,
509,
one
latch
is
transparent,
while
the
other
latch
latches.
Durch
die
Serienschaltung
der
invertiert
getakteten
Latches
507,
509
ist
immer
ein
Latch
transparent,
während
das
andere
Latch
sperrt.
EuroPat v2
According
to
embodiments,
the
clock
inputs
of
the
two
latches
may
be
switched
invertedly
such
that,
when
at
the
clock
input
of
the
first
latch
a
first
level
is
applied
(for
example
a
digital
high
level
or
a
logical
“1”),
at
the
clock
input
of
the
second
latch
a
level
complementary
to
the
first
level
is
applied
(for
example
a
digital
low
level
or
a
logical
“0”).
Gemäß
Ausführungsbeispielen
können
die
Takteingänge
der
beiden
Latches
invertiert
geschaltet
sein,
derart,
dass
wenn
an
dem
Takteingang
des
ersten
Latches
ein
erster
Pegel
anliegt
(beispielsweise
ein
digitaler
High-Pegel
(Hoch-Pegel)
oder
eine
logische
"1"),
an
dem
Takteingang
des
zweiten
Latches
ein
zu
dem
ersten
Pegel
komplementärer
Pegel
(beispielsweise
ein
digitaler
Low-Pegel
(Niedrig-Pegel)
oder
eine
logische
"0")
anliegt.
EuroPat v2
Transmission
gates
of
a
latch
(for
example
the
transmission
gate
225
a
and
the
transmission
gate
233
a
of
the
first
latch
201
a)
are
here
controlled
invertedly.
Transmission
Gates
eines
Latches
(beispielsweise
das
Transmission
Gate
225a
und
das
Transmission
Gate
233a
des
ersten
Latches
201a)
sind
dabei
invertiert
angesteuert.
EuroPat v2
The
switches
at
the
node
int
2
are
controlled
invertedly,
so
that
“1”
appears
at
the
second
shift
register
output
111
b
during
a
level
of
“0”
of
CKD.
Die
Schalter
an
dem
Knoten
int2
sind
invertiert
dazu
angesteuert,
so
dass
die
"1"
während
eines
"0"-Pegels
von
CKD
am
zweiten
Schieberegisterausgang
111b
erscheint.
EuroPat v2
According
to
further
embodiments,
also
the
output
circuits
may
comprise
clock
inputs,
wherein
the
clock
inputs
of
the
output
circuits
may
be
switched
invertedly,
such
that
when
a
first
level
is
applied
to
the
clock
input
of
the
first
output
circuit,
a
level
which
is
complementary
to
the
first
level
is
applied
to
the
clock
input
of
the
second
output
circuit.
Gemäß
weiteren
Ausführungsbeispielen
können
auch
die
Ausgangsschaltungen
Takteingänge
aufweisen,
wobei
die
Takteingänge
der
Ausgangsschaltungen
invertiert
geschaltet
sein
können,
derart,
dass
wenn
an
dem
Takteingang
der
ersten
Ausgangsschaltung
ein
erster
Pegel
anliegt,
ein
zu
dem
ersten
Pegel
komplementärer
Pegel
an
dem
Takteingang
der
zweiten
Ausgangsschaltung
anliegt.
EuroPat v2