Translation of "Sequential addressing" in German
Due
to
sequential
addressing
by
address
generator
52
one
value
after
the
other
is
transferred
to
input
A"
of
comparator
56.
Infolge
sequentieller
Adressierung
durch
den
Adressgenerator
52
wird
ein
Wert
nach
dem
anderen
zum
Eingang
A"
des
Vergleichers
56
übertragen.
EuroPat v2
When
a
sequential
addressing
of
the
groups
of
the
memory
locations
allocated
to
the
individual
picture
elements
in
the
sequence
of
the
line
raster
occurs,
the
digital
luminosity
information
stored
in
the
third
subgroup
is
then
output
for
each
picture
element
29
set
by
the
position
signals
of
the
respectively
first
two
subgroups
and
is
converted
into
an
analog
luminosity
signal
in
the
digital
to
analog
converter
37
and
is
supplied
by
way
of
switch
S1
and
the
control
unit
16
to
the
intensity
control
17.
Bei
einer
sequentiellen
Adressierung
der
den
einzelnen
Bildpunkten
zugeordneten
Gruppen
von
Speicherplätzen
in
der
Reihenfolge
des
Zeilenrasters
wird
dann
für
jeden
durch
die
Positionssignale
der
jeweils
ersten
beiden
Teilgruppen
eingestellten
Bildpunkt
29
die
in
der
dritten
Teilgruppe
gespeicherte
digitale
Helligkeitsinformation
ausgegeben,
im
Digital-Analog-Konverter
37
in
ein
analoges
Helligkeitssignal
umgeformt
und
über
S1
und
die
Kontrolleinheit
16
dem
Intensitätssteuereingang
17
zugeführt.
EuroPat v2
The
momentary
images
stored
in
digital
form
in
the
memory
14
and
the
buffer
20
are
retrieved
by
sequential
addressing.
Die
Momentanbilder,
die
in
digitaler
Form
in
dem
Speicher
14
und
dem
Puffrespeicher
20
gespeichert
sind,
werden
durch
sequentielle
Adressierung
abgerufen.
EuroPat v2
The
sequential
addressing
means
that
although
the
absorption
of
the
photon
in
the
material
takes
place
extremely
rapidly,
there
is
still
sufficient
time
for
a
dark
reaction.
Die
sequentielle
Adressierung
bewirkt,
daß
im
Material
die
Aufnahme
des
Photons
zwar
sehr
schnell
erfolgt,
aber
danach
genügend
Zeit
für
eine
Dunkelreaktion
zur
Verfügung
steht.
EuroPat v2
This
object
is
achieved
specifically
by
a
dynamic
generation
of
pixels
wherein
a
one-pixel
logical
unit
is
formed
by
grouping
adjacent
dots,
with
adjacent
pixels
being
physically
superimposed
and
the
dynamic
pixels
being
generated
by
sequential
addressing
at
a
rate
such
that
said
generation
is
not
perceivable
by
the
human
eye.
Gelöst
wird
diese
Aufgabe
insbesondere
dadurch,
daß
die
Pixel
dynamisch
erzeugt
werden,
indem
durch
Gruppierung
von
benachbarten
Dots
eine
logische
Einheit
eines
Pixels
gebildet
wird,
wobei
sich
benachbarte
Pixel
physikalisch
überlagern,
und
die
dynamischen
Pixel
in
einer
für
das
menschliche
Auge
nicht
wahrnehmbaren
Geschwindigkeit
durch
sequentielle
Ansteuerung
erzeugt
werden.
EuroPat v2
An
address
generator
52
is
provided
for
cyclically
and
sequentially
addressing
all
storage
positions
of
both
halves.
Zur
zyklischen
sequentiellen
Adressierung
aller
Speicherplätze
beider
Hälften
ist
ein
Adressgenerator
52
vorhanden.
EuroPat v2
As
furthermore
it
is
a
sequential
address
(SE)
bit
2
is
also
set
to
1
and
bit
3
to
0.
Da
es
sich
ferner
um
eine
sequentielle
Adresse
(SE)
handelt,
ist
auch
Bit
2
auf
1
und
Bit
3
auf
0
gesetzt.
EuroPat v2
Since
this
does
not
apply
for
non-sequential
microinstruction
addresses
the
arithmetic
and
logic
unit
15
can
be
used
for
differentiating
between
microinstructions
with
sequential,
and
others
with
non-sequential
addresses.
Da
dieses
nicht
zutrifft
für
nichtsequentielle
Mikroinstruktionsadressen
kann
die
arithmetische
und
logische
Einheit
15
dazu
verwendet
werden,
eine
Unterscheidung
zwischen
Mikroinstruktionen
mit
sequentiellen
und
solchen
mit
nichtsequentiellen
Adressen
zu
treffen.
EuroPat v2
The
NBR-signal
on
output
line
20
of
register
16
is
also
transferred
to
the
input
of
a
register
(SEQ-REG)
17
for
indicating
sequential
or
non-sequential
microinstruction
addresses
whose
set
input
S
is
also
connected
to
clock
line
10.
Das
NBR-Signal
auf
der
Ausgangsleitung
20
des
Registers
16
wird
auch
zu
dem
Eingang
eines
Registers
(SEQ-REG)
17
zur
Indikation
sequentieller
oder
nichtsequentieller
Mikroinstruktionsadressen
übertragen,
dessen
Setzeingang
S
ebenfalls
mit
der
Taktleitung
10
verbunden
ist.
EuroPat v2
So
if
there
are
microinstructions
which
do
not
have
sequential
addresses,
i.e.
branch
instructions,
the
output
lines
21
of
register
16,
and
23
of
register
17
generate
the
BR-
or
NSE-signal,
respectively,
which
via
bit-line
2
(bit
1-L)
or
bit-line
3
(Bit
3-L)
is
transferred
for
protocol
recording
to
device
24.
Liegen
also
Mikroinstruktionen
vor,
die
keine
sequentiellen
Adressen
haben,
also
Verzweigungsinstruktionen
dann
erzeugen
die
Ausgangsleitungen
21
des
Registers
16
und
23
des
Registers
17
das
BR-
bzw.
das
NSE-Signal,
das
über
die
Bitleitung
2
(Bit
1-L)
bzw.
die
Bitleitung
3
Bit
3-L
zur
Einrichtung
24
für
die
Protokollierung
übertragen
wird.
EuroPat v2