Translation of "Snor" in German

The memory cell arrangement 1200 is realized as SNOR architecture.
Die Speicherzellen-Anordnung 1200 ist SNOR-Architektur realisiert.
EuroPat v2
The memory unit is organized e.g. as a NOR type or as an SNOR.
Die Speichereinheit ist bspw. als NOR-Typ oder als SNOR organisiert.
EuroPat v2
Accordingly, a significant reduction of the cell area is produced even with the use of, in principle, area-intensive SNOR semiconductor memory cells.
Demzufolge ergibt sich eine wesentliche Verringerung der Zellfläche selbst bei Verwendung von grundsätzlich flächenintensiven SNOR-Halbleiterspeicherzellen.
EuroPat v2
You find them in the lifestyle collection of wonenmetlef.nl or publisher Snor shop .
Sie finden sie in der Lifestyle - Kollektion von wonenmetlef.nl oder Herausgeber Snor shop.
ParaCrawl v7.1
The present invention relates to a nonvolatile semiconductor memory cell and to an associated semiconductor circuit configuration and an associated fabrication method, and in particular to a flash EPROM memory cell or an associated memory with a SNOR architecture, in which respective source and drain lines can be driven selectively.
Die vorliegende Erfindung bezieht sich auf eine nichtflüchtige Halbleiterspeicherzelle sowie eine zugehörige Halbleiterschaltungsanordnung und ein zugehöriges Herstellungsverfahren und insbesondere auf eine Flash-EPROM-Speicherzelle bzw. einen zugehörigen Speicher mit SNOR-Architektur, bei der jeweilige Source- und Drainleitungen selektiv angesteuert werden können.
EuroPat v2
Therefore, conventional SNOR semiconductor memory cells usually have an area of at least 12 F 2 and typically 20 F 2, where F represents a smallest structure width that can be realized lithographically.
Üblicherweise besitzen daher derartige herkömmliche SNOR-Halbleiterspeicherzellen eine Fläche von mindestens 12 F 2 und typischen 20 F 2, wobei F eine kleinste lithografisch realisierbare Strukturbreite darstellt.
EuroPat v2
In this way, it is possible to carry out further “shrinks” or a more extensive integration of the semiconductor circuit configuration since the SNOR architecture does not rely on a predetermined minimum cell transistor length or channel length.
Auf diese Weise können weitere "shrinks" bzw. eine weitergehende Integration der Halbleiter-Schaltungsanordnung durchgeführt werden, da die SNOR-Architektur nicht auf eine vorbestimmte Mindest-Zelltransistorlänge bzw. Kanallänge angewiesen ist.
EuroPat v2
BACKGROUND The present invention relates to a bit line structure and to a production method therefor, and in particular to a sub-100 nm bit line structure and an associated production method, as can be used in a non-volatile SNOR memory circuit for the respective selective driving of source and drain lines.
Die vorliegende Erfindung bezieht sich auf eine Bitleitungsstruktur sowie ein Verfahren zu deren Herstellung und insbesondere auf eine Sub-100nm-Bitleitungsstruktur sowie ein zugehöriges Herstellungsverfahren, wie es in einer nicht flüchtigen SNOR-Speicherschaltung zur jeweiligen selektiven Ansteuerung von Source- und Drainleitungen verwendet werden kann.
EuroPat v2
In this way, it is possible to carry out further shrinks or more extensive integration of semiconductor circuit arrangements, since the SNOR architecture does not rely on a predetermined minimum cell transistor length or channel length.
Auf diese Weise können weitere Shrinks bzw. eine weitergehende Integration von Halbleiterschaltungsanordnungen durchgeführt werden, da die SNOR-Architektur nicht auf eine vorbestimmte Mindest-Zelltransistorlänge bzw. Kanallänge angewiesen ist.
EuroPat v2
The present invention relates to a bit line structure and to a method of fabrication thereof, and in particular to a sub-100 nm bit line structure and an associated fabrication method that can be used in a nonvolatile Selective NOR (“SNOR”) memory circuit for in each case selectively driving source and drain lines.
Die vorliegende Erfindung bezieht sich auf eine Bitleitungsstruktur sowie ein Verfahren zu deren Herstellung und insbesondere auf eine sub-100nm-Bitleitungsstruktur sowie ein zugehöriges Herstellungsverfahren wie es in einer nichtflüchtigen SNOR-Speicherschaltung zur jeweiligen selektiven Ansteuerung von Source- und Drainleitungen verwendet werden kann.
EuroPat v2
Further shrinks or more extensive integration of semiconductor circuit arrangements can be carried out in this way, since the SNOR architecture does not rely on a predetermined minimum cell transistor length or channel length.
Auf diese Weise können weitere Shrinks bzw. eine weitergehende Integration von Halbleiterschaltungsanordnungen durchgeführt werden, da die SNOR-Architektur nicht auf eine vorbestimmte Mindest-Zelltransistorlänge bzw. Kanallänge angewiesen ist.
EuroPat v2