Translation of "Systolic array" in German
																						He
																											helped
																											pioneer
																											the
																											development
																											of
																											VLSI
																											theory,
																											including
																											the
																											retiming
																											method
																											of
																											digital
																											optimization
																											with
																											James
																											B.
																											Saxe
																											and
																											systolic
																											arrays
																											with
																											H.
																											T.
																											Kung.
																		
			
				
																						Er
																											gilt
																											auch
																											als
																											Pionier
																											bei
																											der
																											Entwicklung
																											der
																											VSLI-Theorie,
																											unter
																											anderem
																											für
																											die
																											Retiming-Methode
																											der
																											digitalen
																											Optimierung
																											zusammen
																											mit
																											James
																											B.
																											Saxe
																											und
																											Systolischen
																											Arrays
																											zusammen
																											mit
																											H.
																											T.
																											Kung
																											(1978).
															 
				
		 WikiMatrix v1
			
																						Units
																											such
																											as
																											German
																											Patent
																											196
																											51
																											075.9-53,
																											DPGAs,
																											Kress
																											arrays,
																											systolic
																											processors
																											and
																											RAW
																											machines
																											all
																											have
																											in
																											common
																											an
																											integrated
																											memory
																											which
																											is
																											assigned
																											to
																											one
																											or
																											more
																											PAEs
																											and
																											determines
																											the
																											function
																											of
																											the
																											arithmetic
																											and
																											logic
																											unit(s).
																		
			
				
																						Bausteinen
																											wie
																											DE
																											196
																											51
																											075.9-53,
																											DPGAs,
																											Kress-Arrays,
																											Systolische
																											Prozessoren
																											und
																											RAW-Machines
																											gemeinsam
																											ist
																											ein
																											integrierter
																											Speicher,
																											der
																											einem
																											oder
																											mehreren
																											PAEs
																											zugeordnet
																											ist
																											und
																											die
																											Funktion
																											des/der
																											Rechenwerke
																											bestimmt.
															 
				
		 EuroPat v2
			
																						Units
																											such
																											as
																											described
																											in
																											German
																											Patent
																											Application
																											No.
																											196
																											51
																											075.9-53,
																											DPGAs,
																											Kress
																											arrays,
																											systolic
																											processors
																											and
																											RAW
																											machines
																											all
																											have
																											in
																											common
																											an
																											integrated
																											memory
																											which
																											is
																											assigned
																											to
																											one
																											or
																											more
																											PAEs
																											and
																											determines
																											the
																											function
																											of
																											the
																											arithmetic
																											and
																											logic
																											unit(s).
																		
			
				
																						Bausteinen
																											wie
																											DE
																											196
																											51
																											075.9-53,
																											DPGAs,
																											Kress-Arrays,
																											Systolische
																											Prozessoren
																											und
																											RAW-Machines
																											gemeinsam
																											ist
																											ein
																											integrierter
																											Speicher,
																											der
																											einem
																											oder
																											mehreren
																											PAEs
																											zugeordnet
																											ist
																											und
																											die
																											Funktion
																											des/der
																											Rechenwerke
																											bestimmt.
															 
				
		 EuroPat v2
			
																						Further,
																											by
																											reducing
																											the
																											algorithm
																											to
																											sub-operations
																											of
																											addition
																											and
																											multiplication
																											which
																											are
																											carried
																											out
																											in
																											blocks
																											working
																											in
																											parallel,
																											it
																											is
																											possible
																											to
																											combine
																											the
																											calculation
																											functions
																											with
																											those
																											of
																											data
																											transfer
																											so
																											that
																											pipeline
																											structures
																											or
																											systolic
																											processor
																											arrays
																											can
																											be
																											used.
																		
			
				
																						Durch
																											Zerlegung
																											des
																											Rechenalgorithmus
																											in
																											Teiloperationen
																											von
																											Additionen
																											und
																											Multiplikationen,
																											die
																											in
																											parallel
																											arbeitenden
																											Blöcken
																											ausgeführt
																											werden,
																											ist
																											es
																											außerdem
																											möglich,
																											die
																											Berechnungsfunktionen
																											mit
																											denen
																											des
																											Datentransports
																											zu
																											verknüpfen,
																											wodurch
																											Pipeline-Strukturen
																											bzw.
																											systolische
																											Prozessorarrays
																											nutzbar
																											sind.
															 
				
		 EuroPat v2
			
																						Generic
																											modules
																											of
																											this
																											type
																											include
																											systolic
																											arrays,
																											neural
																											networks,
																											multiprocessor
																											systems,
																											processors
																											having
																											multiple
																											arithmetic
																											units
																											and/or
																											logic
																											cells,
																											interconnecting
																											and
																											network
																											modules
																											such
																											as
																											crossbar
																											switches,
																											as
																											well
																											as
																											known
																											modules
																											of
																											the
																											types
																											FPGA,
																											DPGA,
																											XPUTER,
																											etc.
																		
			
				
																						Zur
																											Gattung
																											dieser
																											Bausteine
																											zählen
																											systolische
																											Arrays,
																											neuronale
																											Netze,
																											Mehrprozessor-Systeme,
																											Prozessoren
																											mit
																											mehreren
																											Rechenwerken
																											und/oder
																											logischen
																											Zellen,
																											Vernetzungs-
																											und
																											Netzwerkbausteine
																											wie
																											z.B.
																											Crossbar-Schalter,
																											ebenso
																											wie
																											bekannte
																											Bausteine
																											der
																											Gattung
																											FPGA,
																											DPGA,
																											XPUTER,
																											etc..
															 
				
		 EuroPat v2
			
																						In
																											the
																											area
																											of
																											base
																											band
																											signal
																											processing,
																											the
																											applicability
																											of
																											systolic
																											arrays
																											as
																											circuit
																											elements
																											in
																											digital
																											signal
																											processing
																											will
																											be
																											evaluated
																											and
																											some
																											exemplary
																											algorithms
																											will
																											be
																											implemented
																											as
																											parallel
																											structures.
																		
			
				
																						Im
																											Basisbandbereich
																											wird
																											die
																											systematische
																											Anwendung
																											von
																											systolischen
																											Arrays
																											auf
																											die
																											Schaltungselemente
																											der
																											Signalverarbeitung
																											geprüft
																											und
																											einige
																											der
																											wesentlichen
																											Algorithmen
																											in
																											eine
																											parallele
																											Struktur
																											überführt
																											werden.
															 
				
		 ParaCrawl v7.1