Translation of "Adressensteuerung" in English
																						Die
																											Adressensteuerung
																											der
																											Speicher
																											erfolgt
																											dabei
																											durch
																											vom
																											Programmspeicher
																											pr
																											gesteuerte
																											Steuersignale.
																		
			
				
																						Address
																											selection
																											in
																											the
																											memories
																											is
																											effected
																											by
																											control
																											signals
																											from
																											the
																											program
																											memory
																											pr.
															 
				
		 EuroPat v2
			
																						Mit
																											"Blockende"
																											setzt
																											sie
																											mit
																											dem
																											Rücksetzsignal
																											RE
																											die
																											Adressensteuerung
																											AC
																											auf
																											eine
																											definierte
																											Startadresse
																											zurück
																											und
																											adressiert
																											damit
																											eine
																											erste
																											Zelle
																											des
																											Festwertspeichers
																											M,
																											der
																											z.B.
																											in
																											256
																											Zellen
																											zu
																											je
																											9
																											Bit
																											eine
																											unbekannte
																											Identifizierinformation
																											enthält.
																		
			
				
																						In
																											the
																											case
																											"block
																											end"
																											is
																											detected
																											by
																											the
																											sequence
																											control,
																											CT
																											resets
																											the
																											address
																											control
																											system,
																											AC,
																											to
																											a
																											defined
																											start
																											address
																											with
																											the
																											reset
																											signal,
																											RE,
																											and
																											thereby
																											addresses
																											an
																											initial
																											location
																											of
																											the
																											read-only
																											memory,
																											M,
																											which
																											contains,
																											for
																											example,
																											an
																											unknown
																											unit
																											of
																											identification
																											information
																											in
																											256
																											locations
																											of
																											9
																											bits
																											each.
															 
				
		 EuroPat v2
			
																						Dabei
																											ist
																											nur
																											eine
																											einfache
																											Adressensteuerung
																											erforderlich,
																											da
																											alle
																											Speicherblöcke
																											untereinander
																											in
																											gleicher
																											Weise
																											adressiert
																											werden.
																		
			
				
																						This
																											requires
																											only
																											simple
																											address
																											control
																											because
																											all
																											storage
																											blocks
																											are
																											addressed
																											in
																											the
																											same
																											manner.
															 
				
		 EuroPat v2
			
																						Nach
																											dem
																											Einschreiben
																											wird
																											der
																											Multiplexer
																											52
																											umgeschaltet,
																											und
																											der
																											Speicher
																											50
																											wird
																											über
																											die
																											Adressensteuerung
																											54
																											von
																											der
																											Steuerung
																											20
																											gesteuert
																											ausgelesen,
																											und
																											die
																											ausgelesenen
																											Daten
																											werden
																											der
																											Steuerung
																											20
																											zur
																											Auswertung
																											zugeführt.
																		
			
				
																						After
																											the
																											writing
																											procedure
																											the
																											multiplexer
																											52
																											is
																											switched
																											over
																											and
																											the
																											store
																											50
																											is
																											read
																											under
																											the
																											control
																											of
																											the
																											control
																											20
																											via
																											the
																											address
																											control
																											54
																											and
																											the
																											output
																											data
																											are
																											applied
																											to
																											the
																											control
																											20
																											for
																											evaluation.
															 
				
		 EuroPat v2
			
																						In
																											der
																											Takt-
																											und
																											Logikschaltung
																											TLS
																											ist
																											der
																											Prozessorbus
																											B
																											an
																											einen
																											Adressenzwischenspeicher
																											ASP,
																											eine
																											Adressensteuerung
																											AST
																											und
																											eine
																											Zwischenspeichersteuerung
																											ZSPS
																											geführt.
																		
			
				
																						In
																											the
																											clock
																											and
																											logic
																											circuit
																											TLS,
																											the
																											processor
																											bus
																											B
																											is
																											conducted
																											to
																											an
																											address
																											intermediate
																											memory
																											ASP,
																											to
																											an
																											address
																											controller
																											AST
																											and
																											to
																											an
																											intermediate
																											memory
																											controller
																											ZSPS.
															 
				
		 EuroPat v2
			
																						Hierbei
																											werden
																											in
																											der
																											Adressensteuerung
																											AST
																											für
																											jeden
																											Teilspeicher
																											bzw.
																											jede
																											Speicherbank
																											SRAM
																											Ø,1
																											Adreßinformationen
																											ai2,3
																											gebildet
																											und
																											separat
																											über
																											die
																											Adreßleitungen
																											ADL
																											2,3
																											zu
																											den
																											beiden
																											Teilspeicher
																											SRAM
																											Ø,1
																											geführt.
																		
			
				
																						Address
																											information
																											ai2,
																											3
																											are
																											thereby
																											formed
																											in
																											the
																											address
																											controller
																											AST
																											for
																											every
																											sub-memory
																											or,
																											respectively,
																											every
																											memory
																											bank
																											SRAM
																											0,
																											1
																											and
																											are
																											separately
																											conducted
																											to
																											the
																											two
																											sub-memories
																											SRAM
																											0,
																											1
																											via
																											the
																											address
																											lines
																											ADL
																											2,
																											3.
															 
				
		 EuroPat v2
			
																						Es
																											ist
																											für
																											die
																											Adressensteuerung
																											44
																											vorteilhaft,
																											wenn
																											synchron
																											mit
																											Taktimpulsen
																											ein
																											AG-busy-Signal
																											mit
																											dem
																											Wert
																											'Null'
																											im
																											Schritt
																											433
																											abgegeben
																											und
																											dann
																											die
																											Subroutine
																											400
																											im
																											Schritt
																											434
																											gestoppt
																											wird.
																		
			
				
																						It
																											is
																											advantageous
																											for
																											the
																											address
																											controller
																											44
																											when
																											an
																											AG-busy
																											signal
																											having
																											the
																											value
																											“zero”
																											is
																											synchronously
																											output
																											with
																											clock
																											pulses
																											in
																											the
																											step
																											433
																											and
																											the
																											sub-routine
																											400
																											is
																											then
																											stopped
																											in
																											step
																											434
																											.
															 
				
		 EuroPat v2