Translation of "Bustreiber" in English
																						Die
																											Stromaufnahme
																											der
																											verwendeten
																											Bustreiber
																											ist
																											nahezu
																											ausschließlich
																											durch
																											die
																											äußere
																											Beschaltung
																											bestimmt.
																		
			
				
																						The
																											current
																											consumption
																											of
																											the
																											drivers
																											T1-T28
																											is
																											determined
																											almost
																											exclusively
																											by
																											the
																											external
																											connections
																											to
																											these
																											drivers.
															 
				
		 EuroPat v2
			
																						Aus
																											diese
																											Weise
																											kann
																											der
																											Bustreiber
																											ebenfalls
																											inaktiv
																											gesetzt
																											werden.
																		
			
				
																						In
																											this
																											way,
																											the
																											bus
																											driver
																											can
																											likewise
																											be
																											inactivated.
															 
				
		 EuroPat v2
			
																						Besonders
																											vorteilhaft
																											ist
																											die
																											vorliegende
																											Erfindung
																											bei
																											Verwendung
																											in
																											einem
																											Bustreiber
																											eines
																											Mikroprozessors.
																		
			
				
																						The
																											present
																											invention
																											is
																											particularly
																											advantageous
																											for
																											use
																											in
																											a
																											bus
																											driver
																											of
																											a
																											microprocessor.
															 
				
		 EuroPat v2
			
																						Das
																											R-GATE
																											arbeitet
																											als
																											Bustreiber
																											und
																											kann
																											in
																											einen
																											busneutralen
																											Modus
																											gehen.
																		
			
				
																						The
																											R
																											GATE
																											works
																											as
																											a
																											bus
																											driver
																											and
																											can
																											enter
																											a
																											bus-neutral
																											mode.
															 
				
		 EuroPat v2
			
																						Statussignale
																											werden
																											von
																											dem
																											mindestens
																											einen
																											Bustreiber
																											26
																											an
																											den
																											Busguardian
																											28
																											übertragen.
																		
			
				
																						Status
																											signals
																											are
																											transmitted
																											from
																											the
																											at
																											least
																											one
																											bus
																											driver
																											26
																											to
																											bus
																											guardian
																											28
																											.
															 
				
		 EuroPat v2
			
																						Außerdem
																											umfasst
																											einen
																											FlexRay-Teilnehmer
																											einen
																											Bustreiber
																											für
																											den
																											Zugang
																											auf
																											die
																											physikalische
																											Schicht.
																		
			
				
																						In
																											addition,
																											a
																											FlexRay
																											station
																											includes
																											a
																											bus
																											driver
																											for
																											access
																											to
																											the
																											physical
																											layer.
															 
				
		 EuroPat v2
			
																						Die
																											Anzahl
																											der
																											Busteilnehmer
																											ist
																											üblicherweise
																											durch
																											Bustreiber
																											begrenzt.
																		
			
				
																						The
																											number
																											of
																											bus
																											participants
																											is
																											typically
																											limited
																											by
																											bus
																											drivers.
															 
				
		 EuroPat v2
			
																						Die
																											Sende-/Empfangseinheiten
																											werden
																											oft
																											auch
																											Bustreiber,
																											Transceiver
																											oder
																											einfach
																											nur
																											Netzwerkbauteile
																											bezeichnet.
																		
			
				
																						The
																											transmitting/receiving
																											units
																											are
																											often
																											also
																											referred
																											to
																											as
																											bus
																											drivers,
																											transceivers
																											or
																											simply
																											only
																											network
																											components.
															 
				
		 EuroPat v2
			
																						Seien
																											Sie
																											ein
																											echter
																											Bustreiber
																											mit
																											diesem
																											xtreme
																											großen
																											Stadt
																											Fahrsimulator
																											Spiel.
																		
			
				
																						Be
																											a
																											real
																											bus
																											driver
																											with
																											this
																											xtreme
																											big
																											driving
																											simulator
																											game.
															 
				
		 ParaCrawl v7.1
			
																						Über
																											einen
																											Bustreiber
																											(21)
																											gelangt
																											die
																											Adresse
																											zum
																											Halbbyte-Speicher
																											(7).
																		
			
				
																						Via
																											a
																											bus
																											driver
																											21
																											the
																											address
																											reaches
																											the
																											half
																											byte
																											memory
																											7.
															 
				
		 EuroPat v2
			
																						Dabei
																											reicht
																											die
																											Palette
																											vom
																											einfachen
																											Standard-Schaltkreis
																											über
																											Bustreiber
																											bis
																											zu
																											Mikro-
																											oder
																											digitalen
																											Signalprozessoren.
																		
			
				
																						They
																											include
																											simple
																											standard
																											circuits,
																											bus
																											drivers
																											up
																											to
																											microprocessors
																											or
																											digital
																											signal
																											processors.
															 
				
		 ParaCrawl v7.1
			
																						Die
																											Bustreiber
																											BT1
																											-BT3
																											sowie
																											der
																											serielle
																											Interfacebaustein
																											sind
																											im
																											Handel
																											erhältliche
																											Komponenten,
																											beispielsweise
																											solche
																											vom
																											Typ
																											SN75138
																											beziehungsweise
																											TMS
																											9902
																											von
																											Texas
																											Instruments.
																		
			
				
																						The
																											bus
																											drivers
																											BT1,
																											BT2
																											and
																											BT3
																											as
																											well
																											as
																											the
																											serial
																											interface
																											components
																											are
																											commercially
																											available
																											elements
																											or
																											components,
																											for
																											instance
																											those
																											which
																											can
																											be
																											obtained
																											from
																											Texas
																											Instruments
																											under
																											Type
																											SN
																											75138
																											and
																											TMS
																											9902
																											respectively.
															 
				
		 EuroPat v2
			
																						Gleichzeitig
																											werden
																											damit
																											über
																											den
																											zweiten
																											Bustreiber
																											BT2
																											der
																											zweite
																											Leiter
																											SB-BAV
																											auf
																											hohes
																											und
																											alle
																											Leseeingänge
																											E2
																											auf
																											niederes
																											Potential
																											gebracht,
																											so
																											dass
																											der
																											Inkrementiervorgang
																											des
																											Zählers
																											C
																											von
																											System
																											Y
																											noch
																											vor
																											Erreichen
																											des
																											Übertrages
																											über
																											die
																											erste
																											Gatteranordnung
																											G1
																											gestoppt
																											wird,
																											wobei
																											der
																											Übertrag
																											erst
																											nach
																											einer
																											der
																											kleineren
																											Binärzahl
																											entsprechenden
																											Zeit
																											t
																											y
																											erzeugbar
																											wäre
																											(Zeitpunkt
																											III,
																											Fig.
																		
			
				
																						At
																											the
																											same
																											time
																											there
																											is
																											placed
																											at
																											a
																											high
																											potential,
																											by
																											means
																											of
																											the
																											second
																											bus
																											driver
																											BT2,
																											the
																											second
																											line
																											SB-BAV
																											and
																											all
																											of
																											the
																											reading
																											inputs
																											E2
																											are
																											placed
																											at
																											a
																											low
																											potential,
																											so
																											that
																											the
																											incrementizing
																											or
																											counting
																											operation
																											of
																											the
																											counter
																											C
																											of
																											the
																											microcomputer
																											system
																											Y
																											can
																											be
																											terminated
																											prior
																											to
																											setting
																											the
																											RC
																											signal
																											by
																											means
																											of
																											the
																											first
																											gate
																											arrangement
																											G1,
																											and
																											the
																											RC
																											signal
																											can
																											only
																											first
																											then
																											be
																											set
																											after
																											a
																											time
																											ty
																											(time
																											III,
																											FIG.
															 
				
		 EuroPat v2
			
																						Die
																											beschriebenen
																											digitalen
																											Verknüpfungsglieder
																											und
																											Bausteine
																											sind
																											im
																											Handel
																											erhältliche
																											Komponenten,
																											wobei
																											beispielsweise
																											für
																											den
																											DMA-Baustein,
																											den
																											parallelen
																											Interfacebaustein
																											IF
																											und
																											den
																											Bustreiber
																											BT
																											solche
																											vom
																											Typ
																											TMS9911,
																											TMS9901
																											und
																											SN75138
																											von
																											Texas
																											Instruments
																											verwendet
																											werden
																											können.
																		
			
				
																						The
																											described
																											digital
																											logic
																											coupling
																											elements
																											and
																											components
																											are
																											commercially
																											available
																											devices,
																											wherein,
																											for
																											instance,
																											there
																											can
																											be
																											used
																											for
																											the
																											DMA-component,
																											the
																											parallel
																											interface
																											component
																											IF
																											and
																											the
																											bus
																											driver
																											BD
																											those
																											available
																											from
																											Texas
																											Instrument
																											under
																											Type
																											TMS9911,
																											TMS9901
																											and
																											SN75138.
															 
				
		 EuroPat v2
			
																						Der
																											Weg-
																											und
																											der
																											Geschwindigkeitszähler
																											sind
																											über
																											Bustreiber
																											direkt
																											mit
																											dem
																											Datenbus
																											des
																											Digitalrechners
																											verbunden,
																											wobei
																											für
																											die
																											Eingabe
																											der
																											Weg-
																											und
																											Geschwindigkeitsistwerte
																											in
																											einem
																											Schreib-Lesespeicher
																											des
																											Digitalrechners
																											Speicherplätze
																											vorgesehen
																											sind,
																											in
																											welchen
																											bei
																											jedem
																											Eingabevorgang
																											die
																											Ergebnisse
																											einer
																											bestimmten
																											Anzahl
																											Ablesungen
																											des
																											Weg-
																											und
																											des
																											Geschwindigkeitszählers
																											speicherbar
																											sind.
																		
			
				
																						The
																											path
																											and
																											velocity
																											counters
																											are
																											directly
																											connected
																											with
																											the
																											data
																											bus
																											of
																											the
																											digital
																											computer
																											by
																											way
																											of
																											bus
																											drivers,
																											and
																											memory
																											or
																											store
																											locations
																											are
																											provided
																											for
																											the
																											input
																											of
																											the
																											path
																											and
																											velocity
																											actual
																											values
																											in
																											a
																											read-write
																											memory
																											or
																											store
																											of
																											the
																											digital
																											computer.
																											The
																											results
																											of
																											a
																											certain
																											number
																											of
																											readings
																											of
																											the
																											path
																											and
																											velocity
																											counters
																											are
																											storable
																											at
																											each
																											input
																											procedure
																											in
																											the
																											memory
																											or
																											store
																											locations.
															 
				
		 EuroPat v2
			
																						Das
																											Steuersignal
																											gibt
																											die
																											Ausgabe
																											der
																											in
																											der
																											Addierschaltung
																											29
																											gebildete
																											Summe
																											aus
																											der
																											erzeugten
																											Adresse
																											und
																											den
																											mit
																											der
																											Vorrichtung
																											30
																											erzeugten
																											Wert
																											frei,
																											so
																											daß
																											die
																											so
																											gebildete
																											Summenadresse,
																											die
																											über
																											den
																											Signalweg
																											33
																											dem
																											Bustreiber
																											27
																											zugeführt
																											wird,
																											über
																											den
																											Signalweg
																											34
																											auf
																											den
																											Bus
																											11
																											weitergeleitet
																											werden
																											kann.
																		
			
				
																						The
																											control
																											signal
																											clears
																											the
																											output
																											of
																											the
																											sum
																											of
																											the
																											addresses
																											generated
																											which
																											is
																											formed
																											in
																											the
																											adder
																											circuit
																											29
																											and
																											the
																											value
																											generated
																											with
																											the
																											device
																											30,
																											so
																											that
																											the
																											sum
																											addresses
																											formed
																											which
																											are
																											fed
																											through
																											the
																											signal
																											channel
																											33
																											to
																											the
																											bus
																											driver
																											27
																											can
																											be
																											passed
																											on
																											by
																											way
																											of
																											the
																											signal
																											channel
																											34
																											to
																											the
																											bus
																											11.
															 
				
		 EuroPat v2
			
																						Für
																											diesen
																											Zweck
																											sind
																											Bustreiber
																											und
																											-empfänger
																											bekannt,
																											beispielsweise
																											mit
																											der
																											Bezeichnung
																											SN
																											74
																											LS
																											245,
																											die
																											für
																											jede
																											Busleitung
																											10
																											zwei
																											Verstärker
																											26
																											und
																											28
																											aufweisen,
																											wobei
																											die
																											Busleitung
																											10
																											mit
																											dem
																											Eingang
																											des
																											Verstärkers
																											28
																											und
																											dem
																											Ausgang
																											des
																											Verstärkers
																											26
																											verbunden
																											ist,
																											wie
																											in
																											Fig.
																		
			
				
																						For
																											this
																											purpose
																											it
																											is
																											known
																											to
																											use
																											bus
																											drivers
																											and
																											receivers,
																											for
																											example
																											of
																											the
																											type
																											SN
																											74
																											LS
																											245,
																											which
																											comprise
																											two
																											amplifiers
																											26
																											and
																											28
																											for
																											each
																											bus,
																											the
																											bus
																											10
																											being
																											connected
																											to
																											the
																											input
																											of
																											the
																											amplifier
																											28
																											and
																											the
																											output
																											of
																											the
																											amplifier
																											26
																											as
																											shown
																											in
																											FIG.
															 
				
		 EuroPat v2
			
																						Beim
																											Abtasten
																											mittels
																											der
																											Adressen
																											des
																											DMA-Adressenregisters
																											DMA-R
																											wird
																											die
																											am
																											Ausgang
																											Z
																											des
																											Multiplexers
																											27
																											erscheinende
																											Information
																											des
																											Stockwerkes
																											E14
																											über
																											einen
																											Bustreiber
																											28
																											auf
																											den
																											Dateneingabeleiter
																											CRUIN
																											gebracht.
																		
			
				
																						During
																											scanning
																											or
																											sampling
																											by
																											means
																											of
																											the
																											addresses
																											in
																											the
																											DMA-address
																											register
																											DMA-R
																											the
																											data
																											of
																											the
																											storey
																											or
																											floor
																											E14
																											appearing
																											at
																											the
																											output
																											Z
																											of
																											the
																											multiplexer
																											27
																											is
																											transferred
																											by
																											a
																											bus
																											driver
																											28
																											to
																											the
																											data
																											input
																											conductor
																											CRUIN.
															 
				
		 EuroPat v2
			
																						Gleichzeitig
																											werden
																											damit
																											über
																											den
																											zweiten
																											Bustreiber
																											BT2
																											der
																											zweite
																											Leiter
																											SB-BAV
																											auf
																											hohes
																											und
																											alle
																											Leseeingänge
																											E2
																											auf
																											niederes
																											Potential
																											gebracht,
																											so
																											dass
																											der
																											Inkrementiervorgang
																											des
																											Zählers
																											C
																											von
																											System
																											Y
																											noch
																											vor
																											Erreichen
																											des
																											Übertrages
																											über
																											die
																											erste
																											Gatteranordnung
																											G1
																											gestoppt
																											wird,
																											wobei
																											der
																											Übertrag
																											erst
																											nach
																											einer
																											der
																											kleineren
																											Binährzahl
																											entsprechenden
																											Zeit
																											ty
																											erzeugbar
																											wäre
																											(Zeitpunkt
																											111,
																											Fig.
																		
			
				
																						At
																											the
																											same
																											time
																											there
																											is
																											placed
																											at
																											a
																											high
																											potential,
																											by
																											means
																											of
																											the
																											second
																											bus
																											driver
																											BT2,
																											the
																											second
																											line
																											SB-BAV
																											and
																											all
																											of
																											the
																											reading
																											inputs
																											E2
																											are
																											placed
																											at
																											a
																											low
																											potential,
																											so
																											that
																											the
																											incrementizing
																											or
																											counting
																											operation
																											of
																											the
																											counter
																											C
																											of
																											the
																											microcomputer
																											system
																											Y
																											can
																											be
																											terminated
																											prior
																											to
																											setting
																											the
																											RC
																											signal
																											by
																											means
																											of
																											the
																											first
																											gate
																											arrangement
																											G1,
																											and
																											the
																											RC
																											signal
																											can
																											only
																											first
																											then
																											be
																											set
																											after
																											a
																											time
																											ty
																											(time
																											III,
																											FIG.
															 
				
		 EuroPat v2
			
																						Dieser
																											Testkern
																											umfaßt
																											nicht
																											nur
																											den
																											Mikro
																											prozessor
																											selbst,
																											sondern
																											auch
																											einen
																											Festspeicher
																											(ROM),
																											der
																											das
																											Selbstprüfprogramm
																											enthält
																											und
																											weiterhin
																											Adressen-und
																											Steuerbusse,
																											Bustreiber
																											und
																											Multiplexer.
																		
			
				
																						The
																											test
																											kernal
																											includes
																											not
																											only
																											the
																											microprocessor
																											itself,
																											but
																											read
																											only
																											memory
																											(ROM)
																											that
																											contains
																											the
																											self-test
																											program,
																											and
																											the
																											intra-board
																											data,
																											address
																											and
																											control
																											buses,
																											bus
																											drivers
																											and
																											multiplexers.
															 
				
		 EuroPat v2
			
																						Das
																											Interface
																											IF
																											weist
																											ausserdem
																											adressierbare
																											Mehrfach-D-Flip-Flops
																											(addressable
																											latches)
																											für
																											die
																											Datenausgabe
																											und
																											Bustreiber
																											für
																											die
																											Dateneingabe
																											auf.
																		
			
				
																						The
																											interface
																											IF
																											also
																											has
																											addressable
																											latches,
																											for
																											example
																											multiple
																											D-type
																											flip-flops,
																											for
																											data
																											output
																											and
																											bus
																											drivers
																											for
																											data
																											input.
															 
				
		 EuroPat v2
			
																						Der
																											Geschwindigkeitszähler
																											26
																											und
																											der
																											Wegzähler
																											27
																											sind
																											eingangsseitig
																											an
																											den
																											Digitaltachometern
																											8,
																											17
																											angeschlossen
																											und
																											ausgangsseitig
																											über
																											Bustreiber
																											des
																											Interface
																											IF
																											mit
																											dem
																											Datenbus
																											DB
																											verbunden,
																											wobei
																											den
																											Zählern
																											26,
																											27
																											von
																											den
																											Digitaltachometern
																											8,
																											17
																											geschwindigkeits-
																											bzw.
																											wegproportionale
																											Impulsfolgen
																											zugeführt
																											werden.
																		
			
				
																						The
																											velocity
																											counter
																											26
																											and
																											the
																											path
																											counter
																											27
																											are
																											connected
																											on
																											their
																											input
																											side
																											with
																											the
																											digital
																											tachometers
																											8
																											and
																											17,
																											and
																											on
																											their
																											output
																											side
																											by
																											way
																											of
																											bus
																											drivers
																											of
																											the
																											interface
																											IF
																											with
																											the
																											data
																											bus
																											DB,
																											and
																											pulse
																											sequences
																											proportional
																											to
																											velocity
																											and
																											path
																											are
																											supplied
																											to
																											the
																											counters
																											26,
																											27
																											from
																											the
																											digital
																											tachometers
																											8,
																											17.
															 
				
		 EuroPat v2
			
																						Ein
																											Adressendekodierer
																											22
																											ist
																											mit
																											seinen
																											Eingängen
																											am
																											Bus
																											19
																											und
																											mit
																											einem
																											Ausgang
																											an
																											einem
																											Bustreiber
																											23
																											angeschlossen.
																		
			
				
																						An
																											address
																											decoder
																											22
																											is
																											connected
																											by
																											its
																											inputs
																											to
																											the
																											bus
																											19
																											and
																											by
																											an
																											output
																											to
																											a
																											bus
																											driver
																											23.
															 
				
		 EuroPat v2
			
																						Nach
																											der
																											Fig.
																											2
																											besitzt
																											die
																											Anschlusslogik
																											AL
																											einen
																											über
																											den
																											Bustreiber
																											BT
																											mit
																											dem
																											Datenvergleichsleiter
																											KB,
																											im
																											folgenden
																											auch
																											Kostenbus
																											genannt,
																											verbundenen
																											Ausgang
																											KBO,
																											der
																											über
																											ein
																											erstes
																											NICHT-Glied
																											1
																											mit
																											dem
																											ersten
																											Ausgang
																											PHO
																											eines
																											im
																											nachfolgenden
																											auch
																											als
																											Phasenzähler
																											bezeichneten
																											Zählers
																											PHC
																											und
																											einem
																											Eingang
																											einer
																											ersten
																											programmierbaren
																											logischen
																											Anordnung
																											PAL1
																											verbunden
																											ist.
																		
			
				
																						As
																											best
																											seen
																											by
																											referring
																											to
																											FIG.
																											2
																											the
																											connection
																											logic
																											or
																											connection
																											logic
																											circuit
																											CONL
																											possesses
																											an
																											output
																											CLO
																											connected
																											by
																											means
																											of
																											a
																											bus
																											driver
																											BD
																											with
																											the
																											data
																											comparison
																											line
																											CL,
																											referred
																											to
																											herein
																											also
																											as
																											the
																											cost
																											bus
																											CL.
																											This
																											output
																											CLO
																											is
																											connected
																											by
																											means
																											of
																											a
																											first
																											NOT-gate
																											or
																											circuit
																											1
																											with
																											the
																											first
																											output
																											PH1
																											of
																											a
																											counter
																											PHC,
																											designated
																											hereinafter
																											also
																											as
																											a
																											phase
																											counter,
																											and
																											a
																											second
																											input
																											of
																											a
																											first
																											programmable
																											logic
																											arrangement
																											PRL.
															 
				
		 EuroPat v2
			
																						Sämtliche
																											Verarbeitungseinheiten
																											3
																											sind
																											an
																											ein
																											gemeinsames
																											Bussystem
																											4
																											angeschlossen,
																											um
																											über
																											einen
																											zentralen
																											Rechner
																											5,
																											der
																											bei
																											dieser
																											Ausführungsform
																											zugleich
																											einen
																											Bustreiber
																											umfaßt,
																											mit
																											einem
																											Bedientableau
																											6
																											zu
																											kommunizieren.
																		
			
				
																						All
																											the
																											processing
																											units
																											3
																											are
																											connected
																											to
																											a
																											common
																											bus
																											system
																											4
																											in
																											order
																											to
																											communicate
																											with
																											a
																											control
																											panel
																											6
																											via
																											a
																											central
																											processing
																											unit
																											5,
																											which
																											in
																											this
																											embodiment
																											also
																											comprises
																											a
																											bus
																											driver.
															 
				
		 EuroPat v2