Translation of "Summenausgang" in English
Der
Ausgang
von
38
stellt
den
Summenausgang
der
Stufe
ST
i+2m-1
dar.
The
output
of
38
represents
the
sum
output
of
the
stage
STi+2m-1.
EuroPat v2
Die
von
dieser
Addierstufe
errechnete
Summe
steht
am
Summenausgang
SA
zur
Verfügung.
The
sum
calculated
by
this
adding
stage
is
available
at
the
sum
output
SA.
EuroPat v2
Die
Umsetzung
auf
das
jeweilige
Ausgangsformat
erfolgt
mit
Hilfe
eines
Dekoders
am
Summenausgang.
The
translation
to
the
respective
output
format
is
provided
through
a
decoder
at
the
bus
bar
output.
EuroPat v2
Am
Summenausgang
liegt
das
Audiomaterial
aller
drei
VCAs
an.
The
sum
output
emits
a
mixture
of
all
three
VCAs.
ParaCrawl v7.1
Der
Hi_Gain
besteht
aus
drei
unterschiedlich
konzipierten,
transistorbasierten
VCAs
plus
Summenausgang.
The
Hi_Gain
features
three
differently
designed,
transistor-based
VCAs
plus
a
sum
output.
ParaCrawl v7.1
Einem
Summenpunkt
82
sind
diese
drei
Produkte
sowie
ein
viertes
Produkt
zugeführt,
so
daß
dadurch
die
Gleichung
vollständig
am
Summenausgang
ansteht,
wenn
das
vierte
Produkt
nach
Multiplikation
mit
EPMATHMARKEREP
und
Inver-
sion
vom
Summensignal
EPMATHMARKEREP
gebildet
ist.
These
three
products,
as
well
as
a
fourth
product
are
fed
to
a
summation
point
82,
so
that
the
complete
equation
is
at
the
sum
output,
when
the
fourth
product
is
formed
after
multiplication
with
L?L
/L
and
inversion
from
the
aggregate
signal
(d?d/dt).
EuroPat v2
Zur
Vereinheitlichung
der
Bezeichnungsweise
für
die
drei
Pole
eines
Stromspiegels
ist
bei
der
vorliegenden
Erfindung
unabhängig
von
der
konventionellen
Stromrichtung
immer
von
Stromeingang
se,
Stromausgang
sa
und
Summenausgang
ms
die
Rede,
wobei
der
Stromeingang
immer
derjenige
Anschluss
ist,
an
dem
der
Transistor
mit
Basis-Kollektor-Verbindung
angeschlossen
ist.
For
reference
purposes
the
three
poles
of
a
current-mirror
circuit
are
referred
to
herein
as
the
current
input
se,
the
current
output
sa
and
the
summation
output
ms,
with
the
current
input
always
being
that
particular
terminal
to
which
the
transistor
with
a
base-collector
connection
is
connected.
EuroPat v2
Der
über
den
Stromeingang
se
fliessende
Strom
erscheint
gespiegelt
als
über
den
Stromausgang
sa
fliessender
Strom,
wobei
die
Summe
dieser
beiden
Ströme
über
den
Summenausgang
ms
fliesst.
The
current
flowing
via
the
current
input
se
appears
mirrored
as
a
current
flowing
via
the
current
output
sa,
with
the
sum
of
these
two
currents
flowing
via
the
summation
output
ms.
EuroPat v2
Der
pnp-Stromspiegel
ps
ist
allen
Wandlerstufen
des
Digital-Analog-Wandlers
dw
derart
zugeordnet,
dass
der
Summenausgang
ms
an
der
positiven
Betriebsspannung
+bq,
der
Stromausgang
sa
am
Eingang
ei
des
Stromspannungswandlers
sw
und
der
Stromeingang
se
an
allen
Schaltstufen
ss
liegt.
The
first
pnp
current
mirror
ps
is
associated
with
all
converting
stages
of
the
digital-to-analog
converter
dw,
such
that
the
summation
output
ms
is
connected
to
the
positive
operating
voltage
+bq,
the
current
output
sa
is
connected
to
the
input
ei
of
the
current-to-voltage
converter
sw,
and
that
the
current
input
se
is
connected
to
all
of
the
switching
stages
ss.
EuroPat v2
Der
Eingang
ei
des
Stromspannungswandlers
sw
ist
mit
dem
Stromeingang
se
des
ersten
npn-Stromspiegels
ns1
identisch,
dessen
Summenausgang
ms
am
Schaltungsnullpunkt
liegt.
The
input
ei
of
the
current-to-voltage
converter
sw
is
identical
with
the
current
input
se
of
the
first
npn
current
mirror
ns1
whose
summation
output
ms
is
connected
to
the
zero
point
of
the
circuit.
EuroPat v2
Außerdem
ist
eine
UND-Verknüpfungseinrichtung
&
vorgesehen,
deren
erster
Signaleingang
mit
dem
Ausgang
der
vierten
Registerzelle
verbunden
ist,
deren
zweiter
Signaleingang
mittelbar
mit
dem
Ausgang
eines
Volladdierers
VA
verbunden
ist
und
deren
Signalausgang
mit
einem
Addierer
ADD
verbunden
ist,
dessen
Summenausgang
mit
dem
Eingang
eines
Akkumulators
ACC
verbunden
ist.
An
AND
logic
means
72
is
also
provided,
the
first
signal
input
thereof
being
connected
to
the
output
of
the
fourth
register
cell,
the
second
signal
input
thereof
being
indirectly
connected
to
the
output
of
a
full
adder
VA
and
the
signal
output
thereof
being
connected
to
an
adder
ADD
whose
sum
output
is
connected
to
the
input
of
an
accumulator
ACC.
EuroPat v2
Die
Ausgänge
von
70
und
71
sind
an
die
beiden
Eingänge
eines
NOR-Gliedes
72
gelegt,
dessen
Ausgang
den
Summenausgang
8
von
3
bildet.
The
outpts
of
gates
70
and
71
are
connected
to
the
inputs
of
an
OR
gate
72
whose
output
forms
the
sum
output
8
of
the
full
adder
3.
EuroPat v2
Bezüglich
der
Volladdierer
va
der
Ausgangszeile
az
ist
mit
dem
ersten
Summandeingang
se1
der
Summenausgang
sa
der
Volladdierstufe
vs
gleicher
Wertigkeit
verbunden,
während
mit
dem
zweiten
Summandeingang
se2
der
übertragsausgang
ca
der
Volladdierstufe
vs
nächstniederer
Wertigkeit
verbunden
ist.
The
augend
input
se1
of
a
full
adder
va
of
the
output
row
az
is
connected
to
the
sum
output
sa
of
the
full-adder
stage
vs
of
the
same
weight,
while
the
addend
input
se2
is
connected
to
the
carry
output
ca
of
the
next
lower-order
full-adder
stage
vs.
EuroPat v2
Sämtliche
Zellen
haben
einen
Summenausgang,
der
schräg
zur
Unterseite
in
Richtung
auf
die
oben
erwähnte
Diagonale
zeigt,
und
einen
Übertragssignalausgang,
der
senkrecht
zur
Unterseite
mit
Ausnahme
der
letzten
mit
18
bezifferten
Zeile
zeigt,
wie
wir
aus
folgendem
ersehen
werden.
All
of
these
cells
have
a
sum
output
shown
obliquely
toward
the
bottom
in
the
direction
of
the
diagonal
mentioned
above,
and
a
carry
output
shown
vertically
toward
the
bottom,
except
the
last
line
numbered
18
as
we
shall
see
below.
EuroPat v2
Durch
die
entsprechend
der
Erfindung
im
Ausgangskreis
eingefügten
Verzögerungsglieder
V
wird
also
erreicht,
daß
am
Summenausgang
SA
zum
selben
Zeitpunkt
die
einzelnen
Stellensignale
auftreten,
d.
h.
zu
ein
und
demselben
Zeitpunkt
liegt
das
Ausgangsbinärwort
in
Paralleldarstellung
vor.
By
the
delay
elements
V
inserted
in
the
output
circuit
in
accordance
with
the
invention,
the
individual
digit
signals
are
thus
caused
to
appear
at
the
sum
output
SA
at
the
same
instant,
i.e.,
the
binary
output
word
is
available
in
parallel
form
at
the
same
instant.
EuroPat v2
Der
Summenausgang
S
0
i
des
ersten
Volladdierers
10a
wird
einem
weiteren
Addierer,
beispielsweise
einem
Halbaddierer
oder
einer
EX-OR-Schaltung
zugeführt.
The
sum
output
Si0
of
the
first
full
adder
10a
is
supplied
to
a
further
adder,
for
example
a
half
adder,
or
to
an
EXCLUSIVE
OR
(EXOR)
circuit
11.
EuroPat v2
Der
Summenausgang
8
von
3
ist
mit
einem
zweiten
Teil
des
Summenpfades
5
beschaltet,
über
den
ein
Summensignal
abgegeben
wird.
The
sum
output
8
of
the
full
adder
3
is
connected
to
a
second
part
of
the
sum
path
5
by
way
of
which
a
sum
signal
is
emitted.
EuroPat v2
Andererseits
bedeutet
jedes
Teilstück
eines
der
verlängerten
Summenpfade,
daß
an
der
rechten
unteren
Ecke
einer
Stufe
ein
am
Summenausgang
des
in
ihr
befindlichen
Addierers
auftretende
Summensignal
abgegriffen
und
der
nächsten
auf
dem
Summenpfad
liegenden
Additionsstufe
über
die
linke
obere
Ecke
ihrer
Begrenzung
einem
Eingang
des
in
ihr
befindlichen
Addierers
zugeführt
wird.
Also,
each
subcomponent
of
one
of
the
extended
sum
paths
indicates
that
a
sum
signal
occurring
at
the
sum
output
of
the
adder
which
it
contains
is
tapped
from
the
right
hand
lower
corner
of
a
stage
and
is
fed
to
the
next
addition
stage
located
on
the
sum
path
by
way
of
the
left
hand
upper
corner
of
its
boundary
to
an
input
of
the
addressor
which
it
contains.
EuroPat v2
Von
der
am
Summenausgang
6
des
Addierers
A1
ausgegebenen
Summe
wird
das
das
Vorzeichen
darstellende
Bit
abgetrennt
und
einem
Eingang
7
eines
Registers
R2
zugeführt.
From
the
sum
delivered
at
an
output
6
of
the
adder
A1,
a
bit
representing
the
sign
is
separated
and
applied
to
an
input
7
of
a
register
R2.
EuroPat v2
Die
Subtraktion
läuft
also
nahezu
parallel
zur
Addition
ab
und
ist
nur
um
die
Signallaufzeit
vom
Eingang
bis
zum
Summenausgang
der
Stufe
der
niedrigsten
Wertigkeit
des
Addierers
8
verzögert.
The
subtraction
is
thus
carried
out
nearly
parallel
to
the
addition
and
is
only
delayed
by
the
signal
running
time
from
the
input
up
to
the
sum
output
of
the
stage
of
least
significance
in
the
adder
8.
EuroPat v2
Der
Summenausgang
des
ersten
Volladdierers
VA
1
ist
über
das
zweite
Transmission-Gate
2
mit
einem
zweiten
Eingang
des
dritten
Volladdierers
VA
3
und
der
Summeneingang
des
zweiten
Volladdierers
VA
2
ist
über
das
fünfte
Transmission-Gate
5
mit
einem
zweiten
Eingang
des
vierten
Volladdierers
VA
4
verbunden,
wobei
beide
Transmission-Gates
2,5
durch
ein
ersten
Taktsignal
CKM
getaktet
werden.
The
sum
output
of
the
first
full
adder
VA1
is
connected
via
the
second
transmission
gate
2
to
a
second
input
of
the
third
full
adder
VA3
and
the
sum
input
of
the
second
full
adder
VA2
is
connected
via
the
fifth
transmission
gate
5
to
a
second
input
of
the
fourth
full
adder
VA4,
whereby
both
transmission
gates
2
and
5
are
clocked
by
the
first
clock
signal
CKM.
EuroPat v2
Der
Summenausgang
S
wird
hierbei
sowohl
jeweils
an
den
zweiten
Anschluß
des
vierten
p-Kanal-
und
des
vierten
n-Kanal-Schalttransistors
P4,
N4
als
auch
jeweils
an
den
zweiten
Anschluß
des
fünften
p-Kanal-
und
des
fünften
n-Kanal-Schalttransistors
P5,
N5
angeschlossen.
The
sum
output
S
is
thus
respectively
connected
both
to
the
second
terminal
of
the
fourth
p-channel
switching
transistor
P4
and
of
the
fourth
n-channel
switching
transistor
N4
as
well
as
being
respectively
connected
to
the
second
terminal
of
the
fifth
p-channel
switching
transistor
P5
and
of
the
fifth
n-channel
switching
transistor
N5.
EuroPat v2
Die
Ausgangs-Bitleitung
für
das
Summen-Bit
ZS
i+1,k
ist
mit
dem
Ausgang
des
ersten
Registers
R1
verbunden,
das
seinerseits
eingangsseitig
mit
dem
Summenausgang
des
Volladdierers
VA
verbunden
ist.
The
output
bit
line
for
the
sum
bit
ZSi+1,
k
is
connected
to
the
output
of
the
first
register
R1
that,
in
turn,
has
its
input
side
connected
to
the
sum
output
of
the
full
adder
VA.
EuroPat v2
Jede
einzelne
Addiererzelle
in
den
Blöcken
enthält
jeweils
zwei
Variableneingänge,
zwei
Carryein-
und
-ausgänge,
einen
Blockcarryein-
und
-ausgang
sowie
einen
Summenausgang.
Each
individual
adder
cell
in
the
blocks
contains
two
variable
inputs,
two
carry
inputs
and
outputs,
one
block
carry
input
and
output
and
a
sum
output.
EuroPat v2
Aufgrund
dieses
Aufbaus
der
erfindungsgemäßen
Addierzelle
müssen
die
Signale
sowohl
von
den
Summandeneingängen
A,
B
als
auch
vom
Carry-Eingang
C
i
zum
Summenausgang
S
bzw.
zum
Carry-Ausgang
C
O
jeweils
nur
zwei
Gatter
durchlaufen.
As
a
result
of
this
structure
of
the
adder
cell
of
the
invention,
the
signals
both
from
the
operand
inputs
A,
B
as
well
as
from
the
carry
input
Ci
need
to
traverse
only
two
gates
to
the
sum
output
S
or,
respectively,
to
the
carry
output
C0.
EuroPat v2