Übersetzung für "Bustakt" in Englisch
																						Findet
																											kein
																											Datentransfer
																											statt,
																											zählt
																											er
																											mit
																											jedem
																											Bustakt
																											um
																											eins
																											herunter.
																		
			
				
																						If
																											there
																											is
																											no
																											data
																											transfer,
																											it
																											is
																											decremented
																											by
																											one
																											with
																											each
																											bus
																											clock
																											pulse.
															 
				
		 EuroPat v2
			
																						In
																											seiner
																											langsamsten
																											Fassung
																											ist
																											er
																											32
																											Bit
																											breit
																											und
																											arbeitet
																											mit
																											33MHz
																											Bustakt.
																		
			
				
																						In
																											its
																											slowliest
																											version
																											he
																											has
																											a
																											width
																											of
																											32
																											bit
																											and
																											is
																											working
																											at
																											33MHz
																											bus
																											clock.
															 
				
		 ParaCrawl v7.1
			
																						Die
																											Steuerung
																											hängt
																											somit
																											als
																											Slave
																											am
																											Bus
																											und
																											kann
																											direkt
																											den
																											Bustakt
																											verwenden.
																		
			
				
																						The
																											controller
																											is
																											consequently
																											attached
																											to
																											the
																											bus
																											as
																											a
																											slave
																											and
																											can
																											use
																											the
																											bus
																											clock
																											directly.
															 
				
		 EuroPat v2
			
																						Bei
																											voller
																											Kontrolle
																											über
																											den
																											Bustakt
																											hält
																											der
																											Controller
																											die
																											Abweichung
																											der
																											Systemuhren
																											untereinander
																											im
																											Nanosekunden-Bereich.
																		
			
				
																						With
																											full
																											control
																											over
																											the
																											bus
																											clock,
																											the
																											controller
																											keeps
																											the
																											system
																											clocks’
																											deviations
																											from
																											each
																											other
																											within
																											the
																											nanosecond
																											range.
															 
				
		 ParaCrawl v7.1
			
																						Asynchrones
																											Design,
																											das
																											von
																											Linda
																											und
																											Andrea
																											verwaltet
																											wird,
																											macht
																											den
																											AAA-Pixeltakt
																											unabhängig
																											von
																											seinem
																											Bustakt,
																											so
																											dass
																											der
																											Chipsatz
																											mit
																											jeder
																											CPU
																											(einschließlich
																											eines
																											beliebigen
																											RISC-Prozessors)
																											arbeiten
																											kann.
																		
			
				
																						Asynchronous
																											design
																											managed
																											by
																											Linda
																											and
																											Andrea
																											makes
																											AAA
																											pixel
																											clock
																											independent
																											of
																											its
																											bus
																											clock
																											so
																											the
																											chipset
																											can
																											work
																											with
																											any
																											CPU
																											(including
																											any
																											RISC
																											processor).
															 
				
		 WikiMatrix v1
			
																						Der
																											Bustakt
																											kann
																											als
																											Referenz
																											für
																											die
																											zeitliche
																											Steuerung
																											der
																											Signalabläufe
																											über
																											den
																											Bus
																											3
																											benutzt
																											werden.
																		
			
				
																						The
																											bus
																											clock
																											can
																											be
																											used
																											as
																											a
																											reference
																											for
																											the
																											timing
																											of
																											the
																											signal
																											sequences
																											via
																											the
																											bus
																											3.
															 
				
		 EuroPat v2
			
																						Als
																											Taktsignal
																											für
																											die
																											Buszähler
																											9
																											dient
																											der
																											Bustakt,
																											der
																											auf
																											dem
																											Bus
																											3
																											zur
																											Verfügung
																											steht
																											und
																											von
																											einem
																											gängigen,
																											nicht
																											dargestellten
																											Taktgenerator
																											erzeugt
																											wird.
																		
			
				
																						The
																											bus
																											clock,
																											which
																											is
																											available
																											on
																											bus
																											3
																											and
																											generated
																											by
																											a
																											conventional
																											clock
																											generator
																											(not
																											shown),
																											serves
																											as
																											a
																											clock
																											signal
																											for
																											bus
																											counters
																											9.
															 
				
		 EuroPat v2
			
																						Für
																											eine
																											noch
																											bessere
																											Auflösung
																											könnte
																											im
																											Testbetrieb
																											der
																											Bustakt
																											auf
																											4
																											MHz
																											erhöht
																											werden,
																											wodurch
																											eine
																											Stufung
																											auf
																											250
																											nsec
																											möglich
																											ist.
																		
			
				
																						For
																											even
																											better
																											resolution,
																											the
																											bus
																											clock
																											rate
																											could
																											be
																											increased
																											to
																											4
																											MHz
																											in
																											the
																											test
																											mode,
																											resulting
																											in
																											the
																											feasibility
																											of
																											a
																											graduation
																											of
																											250
																											nanoseconds.
															 
				
		 EuroPat v2
			
																						Die
																											Synchroninformationen
																											des
																											über
																											die
																											Glasfaserleitung
																											übertragenen
																											Signals
																											enthalten
																											sowohl
																											den
																											internen
																											Wordclock
																											als
																											auch
																											den
																											Bustakt
																											des
																											sendenden
																											Basisgerätes.
																		
			
				
																						Sync
																											data
																											transferred
																											on
																											optical
																											lines
																											includes
																											both
																											the
																											internal
																											wordclock
																											and
																											the
																											bus
																											clock
																											of
																											the
																											sending
																											Base
																											Device.
															 
				
		 ParaCrawl v7.1
			
																						Ein
																											besonderer
																											Vorteil
																											der
																											vorliegenden
																											Erfindung
																											liegt
																											darin,
																											dass
																											die
																											ASC-Datenrahmen
																											gegenüber
																											den
																											CAN-Datenrahmen
																											mit
																											einem
																											höheren
																											Bustakt
																											über
																											den
																											CAN-Bus
																											übertragen
																											werden
																											können.
																		
			
				
																						An
																											advantage
																											of
																											the
																											example
																											embodiment
																											of
																											the
																											present
																											invention
																											is
																											that
																											the
																											ASC
																											data
																											frames
																											are
																											transmissible
																											at
																											a
																											higher
																											bus
																											clock
																											rate
																											over
																											the
																											CAN
																											bus
																											in
																											comparison
																											with
																											the
																											CAN
																											data
																											frames.
															 
				
		 EuroPat v2
			
																						Um
																											den
																											Vorteil
																											zu
																											erzielen,
																											dass
																											die
																											Datenübertragungsrate
																											erhöht
																											wird,
																											ist
																											es
																											möglich,
																											in
																											einem
																											dritten
																											Bereich,
																											der
																											vom
																											zweiten
																											Bereich
																											umfasst
																											wird
																											oder
																											mit
																											ihm
																											übereinstimmt,
																											den
																											Bustakt
																											zu
																											erhöhen,
																											beispielsweise
																											durch
																											Anpassung
																											eines
																											Skalierungsfaktors
																											zur
																											Einstellung
																											der
																											Bus-Zeiteinheit
																											relativ
																											zu
																											einer
																											kleinsten
																											Zeiteinheit
																											oder
																											dem
																											Oszillatortakt.
																		
			
				
																						In
																											order
																											to
																											achieve
																											the
																											advantage
																											that
																											the
																											data
																											transfer
																											rate
																											becomes
																											elevated,
																											it
																											is
																											possible,
																											in
																											a
																											third
																											region
																											that
																											is
																											encompassed
																											by
																											the
																											second
																											region
																											or
																											coincides
																											with
																											it,
																											to
																											elevate
																											the
																											bus
																											clock
																											rate,
																											for
																											example,
																											by
																											adapting
																											a
																											scaling
																											factor
																											for
																											setting
																											the
																											bus
																											time
																											unit
																											relative
																											to
																											a
																											smallest
																											time
																											unit
																											or
																											to
																											the
																											oscillator
																											clock
																											rate.
															 
				
		 EuroPat v2
			
																						Es
																											kann
																											eine
																											Veränderung
																											des
																											Skalierungsfaktors
																											(Prescaler)
																											zwischen
																											Bustakt
																											und
																											dem
																											Oszillatortakt
																											im
																											laufenden
																											Betrieb
																											vorgesehen
																											werden.
																		
			
				
																						Provision
																											can
																											be
																											made
																											for
																											a
																											change
																											in
																											the
																											scaling
																											factor
																											(prescaler)
																											between
																											the
																											bus
																											clock
																											and
																											oscillator
																											clock
																											in
																											the
																											course
																											of
																											operation.
															 
				
		 EuroPat v2
			
																						Das
																											Auslesen
																											des
																											Puffers
																											200a2
																											erfolgt
																											jedoch
																											mit
																											dem
																											Systemtakt
																											701
																											der
																											Schnittstellenvorrichtung
																											103,
																											107,
																											der
																											dem
																											Takt
																											der
																											Hosteinrichtung
																											106,
																											108
																											entsprechen
																											mag
																											und
																											eine
																											höhere
																											Frequenz
																											als
																											der
																											Bustakt
																											700a
																											aufweisen
																											mag.
																		
			
				
																						However,
																											reading
																											out
																											of
																											the
																											buffer
																											200
																											a
																											2
																											takes
																											place
																											with
																											the
																											system
																											clock
																											pulse
																											701
																											of
																											the
																											interface
																											apparatus
																											103,
																											107,
																											which
																											can
																											correspond
																											to
																											the
																											clock
																											pulse
																											of
																											the
																											host
																											device
																											106,
																											108
																											and
																											can
																											have
																											a
																											higher
																											frequency
																											than
																											the
																											bus
																											clock
																											pulse
																											700
																											a.
															 
				
		 EuroPat v2
			
																						Das
																											Busprotokoll
																											regelt,
																											wie
																											ein
																											Netzwerk
																											startet,
																											wie
																											ein
																											Bustakt
																											etabliert
																											wird
																											und
																											welche
																											Steuergeräte
																											zu
																											welchem
																											Zeitpunkt
																											senden
																											dürfen.
																		
			
				
																						The
																											bus
																											protocol
																											controls
																											how
																											a
																											network
																											starts,
																											how
																											bus
																											timing
																											is
																											established
																											and
																											which
																											control
																											units
																											are
																											permitted
																											to
																											send
																											at
																											which
																											point-in-time.
															 
				
		 EuroPat v2
			
																						Nachteilig
																											an
																											den
																											herkömmlichen
																											Lösungen
																											ist,
																											dass
																											die
																											Geschwindigkeit
																											einer
																											Datenübertragung
																											durch
																											den
																											Bustakt
																											begrenzt
																											ist
																											und
																											die
																											Übertragungszeiten
																											und
																											Zykluszeiten
																											der
																											seriellen
																											Kommunikation
																											direkt
																											in
																											die
																											Reaktionszeit
																											des
																											Gesamtsystems
																											eingehen.
																		
			
				
																						It
																											is
																											disadvantageous
																											in
																											the
																											conventional
																											solutions
																											that
																											the
																											speed
																											of
																											a
																											data
																											transmission
																											is
																											limited
																											by
																											the
																											bus
																											cycle
																											and
																											that
																											the
																											transmission
																											times
																											and
																											the
																											cycle
																											times
																											of
																											the
																											serial
																											communication
																											flow
																											directly
																											into
																											the
																											response
																											time
																											of
																											the
																											total
																											system.
															 
				
		 EuroPat v2
			
																						Das
																											Abschaltsignal
																											wird
																											also
																											parallel
																											zu
																											und
																											unabhängig
																											von
																											der
																											seriellen
																											Kommunikation
																											auf
																											dem
																											Bus
																											26
																											weitergeleitet
																											und
																											ist
																											wegen
																											seiner
																											Unabhängigkeit
																											von
																											einem
																											Bustakt
																											besonders
																											schnell.
																		
			
				
																						The
																											deactivation
																											signal
																											is
																											therefore
																											forwarded
																											parallel
																											to
																											and
																											independently
																											of
																											the
																											serial
																											communication
																											on
																											the
																											bus
																											26
																											and
																											is
																											particularly
																											fast
																											due
																											to
																											its
																											independence
																											from
																											a
																											bus
																											cycle.
															 
				
		 EuroPat v2
			
																						Zur
																											Synchronisation
																											auf
																											den
																											Bustakt
																											wird
																											nach
																											dem
																											weiter
																											unten
																											geschilderten
																											Verfahren
																											des
																											Bitstrom
																											des
																											Busses
																											ausgewertet.
																		
			
				
																						For
																											synchronization
																											to
																											the
																											bus
																											clock
																											cycle,
																											the
																											bit
																											stream
																											of
																											the
																											bus
																											is
																											evaluated
																											in
																											accordance
																											with
																											the
																											method
																											discussed
																											below.
															 
				
		 EuroPat v2
			
																						Verfahren
																											gemäß
																											einem
																											der
																											Ansprüche
																											10
																											bis
																											12
																											und
																											14,
																											dadurch
																											gekennzeichnet,
																											dass
																											der
																											Übergang
																											zum
																											dritten
																											Bereich
																											in
																											den
																											Busteilnehmern
																											unmittelbar
																											nach
																											Erkennung
																											der
																											für
																											die
																											Umschaltung
																											festgelegten
																											Kennzeichnung
																											oder
																											des
																											für
																											die
																											Umschaltung
																											festgelegten
																											Bits
																											durchgeführt
																											wird
																											und
																											der
																											Bustakt
																											umgestellt
																											wird.
																		
			
				
																						The
																											method
																											according
																											to
																											claim
																											1,
																											wherein
																											a
																											transition
																											to
																											the
																											third
																											region
																											in
																											bus
																											subscribers
																											is
																											carried
																											out
																											immediately
																											after
																											detection
																											of
																											an
																											identifier
																											stipulated
																											for
																											the
																											switchover
																											or
																											of
																											a
																											bit
																											stipulated
																											for
																											the
																											switchover,
																											and
																											a
																											bus
																											clock
																											rate
																											is
																											changed.
															 
				
		 EuroPat v2