Übersetzung für "Unterbrechungsanforderung" in Englisch

Bei Ungleichheit wird die DMA-Operation beendet und eine Unterbrechungsanforderung CINT erzeugt.
At inequality, the DMA-operation is terminated and an interrupt request CINT generated.
EuroPat v2
Aufgrund der Unterbrechungsanforderung wird der normale Programmablauf unterbrochen, um die Unterbrechungsroutine auszuführen.
As the result of the interrupt request, the normal program sequence is interrupted in order to execute the interrupt routine.
EuroPat v2
Prüft, ob eine Unterbrechungsanforderung vorliegt.
Checks, if an interruption was requested.
CCAligned v1
Die Unterbrechungsanforderung wird an den Remotecomputer übergeben, wo der Remotebefehl beendet wird.
The interrupt request is passed to the remote computer where it terminates the remote command.
ParaCrawl v7.1
Dies ist die Zeitspanne von der Erkennung der Unterbrechungsanforderung bis zum Ende des Datentransfers.
This is the time span from the recognition of the interrupt request up to the end of the data transfer.
EuroPat v2
Bei herkömmlichen Prozessoren ist nach der Erkennung einer Unterbrechungsanforderung eine umfangreiche Rettungsroutine verschiedener Steuerparameter notwendig.
Given traditional processors, an extensive salvage routine of various control parameters is necessary after the recognition of an interrupt request.
EuroPat v2
Als nächstes wird der Mikroprozessor 7 auf die Unterbrechungsanforderung damit reagieren, daß er das Unterbrechungsmaskenbit aufsetzt (49 in Fig.
Next, the MPU 7 will respond to the interrupt request by setting (49 of FIG.
EuroPat v2
Wenn die Steuersignale x7 und x14 vorliegen, bedeutet dieses, dass an den Eingangsregistern A und B einer arithmetischen und logischen Einheit (ALU) 21 als beispielsweise additiv zu verknüpfende Werte die Basisadresse aus dem Basisadressenregister 16 und die Unterbrechungsunterstufe einer Unterbrechungsanforderung aus dem Pufferspeicher 15 anliegen.
The coincidence of control signals X7 and X14 means that input registers A and B of arithmetic and logic unit (ALU) 21 contain, e.g. as values to be added, a base address from base address register 16 and an interrupt sublevel of an associated interrupt request from buffer 15.
EuroPat v2
Während der beiden letzten Taktphasen (n-1) und n eines jeden Arbeitszyklus. wird mit dem Taktfenster T FA-F die Überwachungseinrichtung UE aktiviert, die prüft, ob zwischenzeitlich ein Fehler oder eine Unterbrechungsanforderung aufgetreten oder sonstwie eine Reaktion erforderlich ist.
During the two last clock pulse phases (n-1) and n of each operating cycle, with the clock pulse window TFA-F, the monitoring device UE is activated, which checks whether in the meantime an error or an interruption request has occurred or in some other respect a reaction is necessary.
EuroPat v2
Da die Speicherzugriffswiederholung jedoch erfolgreich war undleine weitere Unterbrechungsanforderung vorliegt, wird der normale Arbeitsablauf mit Ausführung der Elementaroperationen E04 und E05 usw. wieder fortgesetzt.
Since the memory access repetition was however successful and no further interruption request is present, the normal operating flow is again continued with execution of the elementary operations EO4 and EO5, etc.
EuroPat v2
Ueber einen mit dem Eingang ZIEN des parallelen Interfacebausteines IF verbundenen SET-Eingang S kann die Unterbrechungsanforderung wieder gelöscht werden.
By means of a set-input S connected with the input TR of the parallel interface component IF there can be again extinguished the interruption requirement or demand.
EuroPat v2
Die Anforderungen an eine sehr schnelle Ausführung der Unterbrechung nach Erkennung der Unterbrechungsanforderung werden damit weiter erhöht.
Therewith, the requirements made of a very rapid execution of the interrupt after recognition of the interrupt request are further increased.
EuroPat v2
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren sowie eine zur Durchführung des erfindungsgemäßen Verfahrens vorteilhafte Schaltungsanordnung anzugeben, mit dem es einem Prozessor möglich ist, Unterbrechungen schnell, d.h. unter Einhaltung der oben angegebenen Zeitbedingungen nach einer Unterbrechungsanforderung auszuführen.
SUMMARY OF THE INVENTION The object of the present invention, therefore, is to provide a method, and an advantageous circuit arrangement for the execution of the method, with which it is possible for a processor to execute interrupts rapidly, i.e. while observing the above-specified time conditions after an interrupt request.
EuroPat v2
Liegt eine Unterbrechungsanforderung an einem der Eingänge an, so wird sie unter einer bestimmten, im Umlaufzähler UZ stehenden Adresse gefunden.
When an interrupt request is at one of the inputs, then the same is found under a specific address of the circulating counter UZ.
EuroPat v2
Mit der Beendigung der Schreiboperation wird das Interruptprogramm abgeschlossen, wobei das Freigabesignal TIEN kurzzeitig auf niederes Potential geht und die Unterbrechungsanforderung TINT gelöscht wird.
When the writing-in operation is concluded the interruption program is terminated, and the release signal TIEN goes to a low potential for a short time and the interuption requirement TINT is cancelled.
EuroPat v2
Der Mikrocomputer kann nun mit der Ausführung des unterbrochenen Programmes fortfahren, bis nach einem durch den Intervallzeitgeber 29 bestimmten Zeitintervall, ähnlich wie anfänglich beschrieben, die nächste Unterbrechungsanforderung TINT erzeugt wird und das gleiche Interruptprogramm erneut abläuft.
The microcomputer can now continue with carrying out of the interrupted program until the next interruption requirement TINT is produced after a time interval determined by the interval transmitter 29, similar to the manner described earlier, and the same interrupt program begins to run again.
EuroPat v2
Die reale Adresse, die sich somit in einem Instruktionsadressenregister befindet, zeigt auf die erste Instruktion einer Unterbrechungsroutine, die für die Ausführung oder Bedienung einer Unterbrechungsanforderung der entsprechenden Unterbrechungsquelle erforderlich ist.
The address received by the instruction address register indicates the first instruction of an interrupt routine required for the execution or servicing of an interrupt request of a corresponding interrupt source.
EuroPat v2
Die klassische Programmunterbrechung, die durch ein äusseres Ereignis mit einer Unterbrechungsanforderung ausgelöst wird, und die nach Beendigung der laufenden Instruktion durch den Prozessor abgearbeitet wird.
The classic program interrupt which is initiated with an interrupt request by an external event and which is serviced by the processor after the current instruction has been completed.
EuroPat v2
Bei Ungleichheit wird eine Unterbrechungsanforderung zwecks Einschreibung oder Löschung eines Stockwerkrufes erzeugt und der gespeicherte Schaltzustand dem des Abwärts-Stockwerkrufgebers 13 angeglichen.
In case of inequality an interruption requirement or command is generated in order to write-in or extinguish a storey or hall call and the stored switching state is compensated or equalled to that of the descent or down hall call transmitter 13.
EuroPat v2
Die Interruptverbindung INT zum Mikroprozessor CPU besteht aus einem Leiter für die Unterbrechungsanforderung und vier Leitern für den Interruptcode.
The interrupt connection INT to the microprocessor CPU consists of a conductor for the interrupt demand or requirement and four conductors for the interrupt code.
EuroPat v2
Bei Erreichen des Ueberlaufes erzeugt der 16 Bit-Zähler 44 ein Signal, so dass sein Ueberlaufanschluss TC und sein Ladeanschluss PE sowie der Taktanschluss Clk des JK-Flip-Flops 46 niedrig gesetzt werden, wobei einerseits eine an den Datenausgängen Q O -Q 7 des Zwischenspeichers 47, 48 vorhandene Binärzahl in den 16 Bit-Zähler 44 geladen wird und andererseits, da das Freigabesignal TIEN am Clearanschluss "1" ist, am Ausgang Q des JK-Flip-Flops 46 eine Unterbrechungsanforderung TINT=0 auftritt.
When the overflow is reached the 16-bit counter 44 generates a signal, so that its overflow or overshoot terminal TC and its loading connection or terminal PE as well as the clock terminal Clk of the JK flip-flop 46 are set low, so that on the one hand a binary number, present at the data outputs Q0 -Q7 of the intermediate memory or store 47, 48, is loaded into the 16-bit counter 44 and, on the other hand, since the release signal TIEN is "1" at the clearing terminal, an interruption requirement TINT=0 appears at the output Q of the JK flip-flop 46.
EuroPat v2