Übersetzung für "Intermediate control" in Deutsch
																						This
																											logic
																											zero
																											in
																											the
																											rest
																											state
																											of
																											the
																											intermediate
																											storage
																											control
																											10
																											is
																											given
																											off
																											by
																											an
																											AND-gate
																											85,
																											the
																											one
																											input
																											of
																											which
																											is
																											supplied
																											with
																											a
																											logic
																											zero
																											from
																											the
																											Q-output
																											of
																											a
																											flip-flop
																											86,
																											since
																											the
																											flip-flop
																											86
																											has
																											been
																											reset
																											through
																											the
																											OR-gate
																											87
																											either
																											by
																											a
																											preceding
																											master
																											resetting
																											pulse
																											given
																											off
																											by
																											the
																											central
																											arithmetic
																											and
																											run-down
																											control
																											unit
																											3
																											or
																											by
																											a
																											resetting
																											pulse
																											generated
																											by
																											the
																											intermediate
																											storage
																											control
																											10
																											itself.
																		
			
				
																						Diese
																											logische
																											Null
																											wird
																											im
																											Ruhezustand
																											der
																											Zwischenspeicher-Steuerung
																											10
																											von
																											einem
																											UND-Gatter
																											85
																											abgegeben,
																											dessen
																											einer
																											Eingang
																											vom
																											Q-Ausgang
																											eines
																											Flip-Flops
																											86
																											mit
																											einer
																											logischen
																											Null
																											versorgt
																											wird,
																											da
																											das
																											Flip-Flop
																											86
																											über
																											das
																											ODER-Gatter
																											87
																											von
																											einem
																											vorausgegangenen,
																											von
																											der
																											zentralen
																											Rechen-
																											und
																											Ablaufsteuerungseinheit
																											3
																											abgegebenen
																											Master-Rücksetzimpuls
																											oder
																											von
																											einem
																											von
																											der
																											Zwischenspeicher-Steuerung
																											10
																											selbst
																											erzeugten
																											Rücksetzimpuls
																											zurückgesetzt
																											worden
																											ist.
															 
				
		 EuroPat v2
			
																						The
																											second
																											input
																											of
																											the
																											OR-gate
																											92
																											is
																											connected
																											with
																											the
																											Q-output
																											of
																											a
																											flip-flop
																											95,
																											which
																											has
																											been
																											reset
																											through
																											an
																											OR-gate
																											96
																											driving
																											its
																											resetting
																											input
																											either
																											with
																											the
																											aid
																											of
																											a
																											preceding
																											master
																											resetting
																											pulse
																											or
																											through
																											a
																											resetting
																											pulse
																											generated
																											by
																											the
																											intermediate
																											storage
																											control
																											10
																											itself
																											so
																											that
																											its
																											Q-output
																											delivers
																											the
																											logic
																											1,
																											which
																											is
																											passed
																											on
																											by
																											the
																											OR-gate
																											92
																											to
																											the
																											resetting
																											inputs
																											of
																											the
																											10:1
																											divider
																											81
																											and
																											of
																											the
																											4-bit
																											binary
																											counter
																											82.
																		
			
				
																						Der
																											zweite
																											Eingang
																											des
																											ODER-Gatters
																											92
																											ist
																											mit
																											dem
																											Q-Ausgang
																											eines
																											Flip-Flops
																											95
																											verbunden,
																											das
																											über
																											ein
																											seinen
																											Rücksetz-Eingang
																											ansteuerndes
																											ODER-Gatter
																											96
																											entweder
																											mit
																											Hilfe
																											eines
																											vorausgegangenen
																											Master-Rücksetzimpulses
																											oder
																											über
																											einen
																											von
																											der
																											Zwischenspeicher-Steuerung
																											10
																											selbst
																											erzeugten
																											Rücksetzimpuls
																											zurückgesetzt
																											worden
																											ist,
																											so
																											daß
																											sein
																											Q-Ausgang
																											die
																											logische
																											1
																											liefert,
																											die
																											vom
																											ODER-Gatter
																											92
																											an
																											die
																											Rücksetzeingänge
																											des
																											10:
																											1-Teilers
																											81
																											und
																											des
																											4-Bit-Binärzählers
																											82
																											weitergegeben
																											wird.
															 
				
		 EuroPat v2
			
																						The
																											10:1
																											divider
																											81,
																											too,
																											is
																											constrainedly
																											held
																											in
																											the
																											reset
																											state
																											through
																											its
																											reset
																											input
																											in
																											the
																											rest
																											state
																											of
																											the
																											intermediate
																											storage
																											control
																											10
																											so
																											that
																											a
																											logic
																											zero
																											is
																											present
																											also
																											at
																											each
																											of
																											its
																											outputs
																											QA
																											to
																											QD.
																		
			
				
																						Auch
																											der
																											10:
																											1-Teiler
																											81
																											wird
																											im
																											Ruhezustand
																											der
																											Zwischenspeicher-Steuerung
																											10
																											über
																											seinen
																											Reset-Eingang
																											zwangsweise
																											im
																											zurückgesetzten
																											Zustand
																											gehalten,
																											so
																											daß
																											auch
																											an
																											seinen
																											Ausgängen
																											Q
																											A
																											bis
																											Q
																											D
																											jeweils
																											eine
																											logische
																											Null
																											vorhanden
																											ist.
															 
				
		 EuroPat v2
			
																						Hence,
																											the
																											line
																											units
																											DIU1,
																											the
																											subswitching
																											network
																											GSX
																											with
																											an
																											intermediate
																											level
																											control
																											unit
																											GPX
																											and
																											the
																											already
																											cited
																											link
																											changeover
																											device
																											LUX
																											belong
																											to
																											a
																											first
																											line
																											group.
																		
			
				
																						Zu
																											einer
																											ersten
																											Anschlußgruppe
																											gehören
																											also
																											die
																											Anschlußeinrichtungen
																											DIU1,
																											das
																											Teilkoppelfeld
																											GSX
																											mit
																											einem
																											teilzentralen
																											Steuerwerk
																											GPX
																											und
																											die
																											bereits
																											genannte
																											Linkumschalteinrichtung
																											LUX.
															 
				
		 EuroPat v2
			
																						As
																											has
																											already
																											been
																											described
																											in
																											the
																											cited
																											literature
																											the
																											central
																											processor
																											builds
																											connections
																											via
																											the
																											central
																											switching
																											network
																											data
																											and
																											specifically
																											one
																											each
																											to
																											each
																											of
																											the
																											intermediate
																											level
																											control
																											units
																											of
																											each
																											of
																											the
																											line
																											groups.
																		
			
				
																						Wie
																											in
																											den
																											genannten
																											Literaturstellen
																											bereits
																											ausführlich
																											beschrieben
																											ist,
																											baut
																											der
																											zentrale
																											Prozessor
																											über
																											das
																											zentrale
																											Koppelfeld
																											Datenverbindungen
																											auf,
																											und
																											zwar
																											je
																											eine
																											zu
																											jedem
																											der
																											teilzentralen
																											Steuerwerke
																											jeder
																											der
																											Anschlußgruppen.
															 
				
		 EuroPat v2
			
																						The
																											data
																											connections
																											established
																											by
																											the
																											central
																											processor
																											function
																											to
																											bring
																											in
																											information
																											from
																											the
																											line
																											groups
																											and
																											for
																											the
																											delivery
																											of
																											control
																											data
																											by
																											the
																											central
																											processor
																											to
																											the
																											intermediate
																											level
																											control
																											units.
																		
			
				
																						Die
																											vom
																											zentralen
																											Prozessor
																											aufgebauten
																											Datenverbindungen
																											dienen
																											zum
																											Hereinholen
																											von
																											Informationen
																											von
																											den
																											Anschlußgruppen
																											und
																											zur
																											Abgabe
																											von
																											Steuerinformationen
																											vom
																											zentralen
																											Prozessor
																											an
																											die
																											teilzentralen
																											Steuerwerke.
															 
				
		 EuroPat v2
			
																						Via
																											these,
																											a
																											continuous
																											data
																											exchange
																											exists
																											between
																											the
																											central
																											processor
																											and
																											each
																											of
																											the
																											intermediate-level
																											control
																											units
																											in
																											each
																											of
																											the
																											line
																											groups.
																		
			
				
																						Über
																											diese
																											besteht
																											jeweils
																											ein
																											beständiger
																											Datenaustausch
																											zwischen
																											zentralem
																											Prozessor
																											und
																											jedem
																											der
																											teilzentralen
																											Steuerwerke
																											in
																											jeder
																											der
																											Anschlußgruppen.
															 
				
		 EuroPat v2
			
																						This
																											takes
																											place
																											in
																											a
																											manner
																											known
																											per
																											se
																											with
																											the
																											aid
																											of
																											the
																											continuous
																											data
																											exchange
																											between
																											central
																											processor
																											and
																											each
																											of
																											the
																											intermediate-level
																											control
																											units
																											already
																											mentioned,
																											in
																											that
																											the
																											particular
																											data
																											stream
																											for
																											each
																											line
																											group
																											is
																											in
																											each
																											instance
																											also
																											supplied
																											to
																											the
																											particular
																											clock
																											pulse
																											transmitters
																											which
																											pick
																											up
																											the
																											clock
																											pulse
																											regardless
																											of
																											their
																											informational
																											content
																											and
																											regenerate
																											from
																											it
																											the
																											general
																											pulse
																											clock.
																		
			
				
																						Dies
																											geschieht
																											in
																											an
																											sich
																											bekannter
																											Weise
																											mit
																											Hilfe
																											des
																											bereits
																											erwähnten
																											beständigen
																											Datenaustausches
																											zwischen
																											zentralem
																											Prozessor
																											und
																											jedem
																											der
																											teilzentralen
																											Steuerwerke,
																											indem
																											der
																											betreffende
																											Datenstrom
																											pro
																											Anschlußgruppe
																											jeweils
																											auch
																											den
																											betreffenden
																											Taktimpulssendern
																											zugeführt
																											wird,
																											die
																											die
																											Taktimpulse
																											unbeschadet
																											ihres
																											informatorischen
																											Inhalts
																											aufnehmen
																											und
																											hieraus
																											den
																											allgemeinen
																											Impulstakt
																											regenerieren.
															 
				
		 EuroPat v2
			
																						This
																											pulse
																											clock
																											is
																											governing
																											in
																											known
																											manner
																											in
																											each
																											of
																											the
																											intermediate-level
																											control
																											units
																											for
																											the
																											progression
																											of
																											functions
																											to
																											be
																											completed
																											therein.
																		
			
				
																						Dieser
																											Impulstakt
																											ist
																											in
																											jedem
																											der
																											teilzentralen
																											Steuerwerke
																											für
																											die
																											darin
																											abzuwickelnden
																											Funktionsabläufe
																											in
																											bekannter
																											Weise
																											maßgebend.
															 
				
		 EuroPat v2
			
																						To
																											this
																											end
																											the
																											line
																											groups
																											assigned
																											pairwise
																											to
																											each
																											other,
																											in
																											particular
																											their
																											intermediate-level
																											control
																											units,
																											are
																											connected
																											with
																											each
																											other
																											in
																											a
																											manner,
																											not
																											further
																											shown
																											here,
																											for
																											the
																											purpose
																											of
																											reciprocal
																											transfer
																											of
																											setting
																											information
																											for
																											these
																											standby
																											switching
																											operation
																											connections.
																		
			
				
																						Hierzu
																											stehen
																											die
																											jeweils
																											paarweise
																											einander
																											zugeordneten
																											Anschlußgruppen,
																											insbesondere
																											deren
																											teilzentrale
																											Steuerwerke,
																											in
																											einer
																											hier
																											nicht
																											im
																											einzelnen
																											dargestellten
																											Weise
																											in
																											Verbindung
																											miteinander
																											zwecks
																											gegenseitiger
																											Übergabe
																											von
																											Einstellinformationen
																											für
																											diese
																											Ersatzschaltbetrieb-Verbindungen.
															 
				
		 EuroPat v2
			
																						In
																											PCM
																											technology
																											not
																											only
																											are
																											the
																											voice
																											channels
																											or
																											data
																											connection
																											channels
																											(not
																											to
																											be
																											confused
																											with
																											the
																											data
																											connections
																											between
																											central
																											processor
																											CP
																											and
																											each
																											of
																											the
																											intermediate-level
																											control
																											units
																											GP
																											.
																											.
																											.),
																											in
																											terms
																											of
																											switching
																											technology
																											switched-through,
																											but
																											also
																											for
																											each
																											connection
																											the
																											signalization
																											channels
																											assigned
																											thereto.
																		
			
				
																						In
																											der
																											PCM-Technik
																											werden
																											nicht
																											nur
																											die
																											Sprachkanäle
																											bzw.
																											Datenverbindungskanäle
																											(nicht
																											zu
																											verwechseln
																											mit
																											den
																											Datenverbindungen
																											zwischen
																											zentralem
																											Prozessor
																											CP
																											und
																											jedem
																											der
																											teilzentralen
																											Steuerwerke
																											GP....)
																											vermittlungstechnisch
																											durchgeschaltet,
																											sondern
																											pro
																											Verbindung
																											auch
																											diesen
																											zugeordnete
																											Signalisierungskanäle.
															 
				
		 EuroPat v2