Übersetzung für "Interrupt line" in Deutsch
																						A
																											switch
																											in
																											the
																											modules
																											can
																											interrupt
																											the
																											bus
																											line.
																		
			
				
																						Ein
																											Schalter
																											in
																											den
																											Modulen
																											kann
																											die
																											Busleitung
																											unterbrechen.
															 
				
		 EuroPat v2
			
																						The
																											switching
																											contact
																											can,
																											therefore,
																											be
																											employed
																											to
																											interrupt
																											a
																											line
																											in
																											a
																											controlled
																											fashion.
																		
			
				
																						Somit
																											kann
																											der
																											Schaltkontakt
																											zum
																											gesteuerten
																											Unterbrechen
																											einer
																											Leitung
																											eingesetzt
																											werden.
															 
				
		 EuroPat v2
			
																						Set
																											the
																											interrupt
																											line
																											used
																											by
																											this
																											device.
																		
			
				
																						Setzt
																											die
																											Interruptleitung,
																											die
																											von
																											diesem
																											Gerät
																											benutzt
																											wird.
															 
				
		 ParaCrawl v7.1
			
																						The
																											board
																											has
																											an
																											interrupt
																											line,
																											defined
																											through
																											the
																											BIOS.
																		
			
				
																						Die
																											Karte
																											besitzt
																											eine
																											Interrupt-Leitung,
																											die
																											durch
																											das
																											BIOS
																											zugewiesen
																											wird.
															 
				
		 ParaCrawl v7.1
			
																						The
																											ISR
																											68
																											is
																											a
																											read
																											only
																											eight
																											bit
																											register
																											and,
																											when
																											a
																											bit
																											therein
																											is
																											set,
																											generates
																											an
																											interrupt
																											signal
																											via
																											an
																											interrupt
																											line
																											80
																											to
																											the
																											local
																											bus
																											44
																											of
																											the
																											microcomputer
																											26.
																		
			
				
																						Das
																											Unterbrechungsausführungsregister
																											68
																											ist
																											ein
																											8-Bit
																											Nur-Leseregister,
																											das
																											wenn
																											dort
																											ein
																											Bit
																											gesetzt
																											wird,
																											ein
																											Unterbrechungssignal
																											über
																											eine
																											Unterbrechungsleitung
																											80
																											zum
																											internen
																											Bus
																											44
																											und
																											somit
																											zum
																											Mikrorechner
																											26
																											sendet.
															 
				
		 EuroPat v2
			
																						In
																											addition
																											to
																											the
																											test
																											status
																											register
																											TSR,
																											the
																											test
																											information
																											register
																											TIR
																											and
																											the
																											test
																											control
																											register
																											TCR,
																											the
																											following
																											elements
																											are
																											all
																											coupled
																											to
																											the
																											internal
																											bidirectional
																											bus
																											IBUS:
																											an
																											internal
																											memory
																											IMEM,
																											a
																											port
																											PORT
																											having
																											a
																											plurality
																											of
																											input
																											and
																											output
																											lines
																											and
																											a
																											processor
																											core
																											PC,
																											wherein
																											the
																											processor
																											core
																											is
																											additionally
																											connected
																											to
																											the
																											internal
																											processor
																											reset
																											line
																											PRI,
																											the
																											internal
																											processor
																											interrupt
																											line
																											PII,
																											and
																											the
																											internal
																											processor
																											clock
																											line
																											CER.
																		
			
				
																						Neben
																											dem
																											Teststatusregister
																											TSR,
																											dem
																											Testinforegister
																											TIR
																											und
																											dem
																											Testcontrollregister
																											TCR
																											sind
																											zudem
																											ein
																											interner
																											Speicher
																											IMEM,
																											ein
																											mehrere
																											Ein-
																											und
																											Ausgabeleitungen
																											aufweisender
																											Port
																											PORT
																											und
																											ein
																											Prozessorkern
																											PC,
																											der
																											zusätzlich
																											an
																											die
																											interne
																											Prozessorresetleitung
																											PRI,
																											die
																											interne
																											Prozessorinterruptleitung
																											PII,
																											die
																											Testlogikresetleitung
																											TLR
																											und
																											eine
																											Zellenleseleitung
																											CER
																											angeschlossen
																											ist,
																											mit
																											dem
																											internen
																											bidirektionalen
																											Bus
																											IBUS
																											gekoppelt.
															 
				
		 EuroPat v2
			
																						Arithmetic
																											units
																											837
																											and
																											839
																											supply
																											status
																											information
																											about
																											the
																											result
																											of
																											the
																											computation
																											to
																											an
																											interrupt
																											control
																											logic
																											843,
																											by
																											means
																											of
																											which
																											the
																											interrupt
																											line
																											800
																											can
																											be
																											activated.
																		
			
				
																						Die
																											Rechenwerke
																											837
																											und
																											839
																											geben
																											S
																											tatusinformation
																											über
																											das
																											Ergebnis
																											der
																											Rechnung
																											an
																											eine
																											Unterbrechungssteuerlogik
																											843
																											ab,
																											mit
																											denen
																											die
																											Unterbrechungsleitung
																											800
																											aktiviert
																											werden
																											kann.
															 
				
		 EuroPat v2
			
																						Outputs
																											of
																											the
																											decoder
																											DEC2
																											are
																											connected
																											to
																											an
																											internal
																											processor
																											reset
																											line
																											PRI,
																											an
																											internal
																											processor
																											interrupt
																											line
																											PII
																											and
																											a
																											test
																											logic
																											reset
																											line
																											TLR.
																		
			
				
																						Die
																											Ausgänge
																											des
																											Decoders
																											DEC2
																											sind
																											an
																											eine
																											interne
																											Prozessorresetleitung
																											PRI,
																											eine
																											interne
																											Prozessorinterruptleitung
																											PII
																											und
																											eine
																											Testlogikresetleitung
																											TLR
																											angeschlossen.
															 
				
		 EuroPat v2
			
																						The
																											DSP
																											1
																											is
																											connected
																											to
																											the
																											control
																											signal
																											generator
																											2
																											by
																											a
																											data
																											line
																											3
																											and
																											an
																											interrupt
																											line
																											4.
																		
			
				
																						Der
																											DSP
																											1
																											ist
																											über
																											eine
																											Datenleitung
																											3
																											und
																											eine
																											Interruptleitung
																											4
																											mit
																											dem
																											Steuersignalgenerator
																											2
																											verbunden.
															 
				
		 EuroPat v2
			
																						The
																											interrupt
																											on
																											the
																											interrupt
																											line
																											4
																											starts
																											an
																											interrupt
																											routine
																											in
																											the
																											processor
																											core
																											12
																											which
																											routine
																											permits
																											not
																											only
																											the
																											reading
																											of
																											the
																											next
																											data
																											word
																											pair
																											from
																											the
																											memory
																											11
																											but
																											also
																											a
																											first
																											and
																											a
																											second
																											access
																											to
																											the
																											memory
																											register
																											7.
																		
			
				
																						Der
																											Interrupt
																											auf
																											der
																											Interruptleitung
																											4
																											startet
																											im
																											Prozessorkern
																											12
																											eine
																											Interruptroutine,
																											die
																											neben
																											dem
																											Auslesen
																											des
																											folgenden
																											Datenwortpaares
																											aus
																											dem
																											Speicher
																											11
																											auch
																											einen
																											ersten
																											und
																											einen
																											zweiten
																											Zugriff
																											auf
																											das
																											Speicherregister
																											7
																											erlaubt.
															 
				
		 EuroPat v2
			
																						After
																											the
																											end
																											of
																											start
																											bit
																											2,
																											that
																											is,
																											on
																											the
																											change
																											from
																											status
																											"zero"
																											to
																											status
																											"one",
																											gate
																											controller
																											9
																											signals
																											CPU
																											7
																											by
																											way
																											of
																											an
																											interrupt
																											line
																											14
																											leading
																											to
																											the
																											CPU
																											that
																											the
																											measurement
																											of
																											the
																											start
																											bit
																											has
																											ended.
																		
			
				
																						Nach
																											dem
																											Ende
																											des
																											Startbits
																											2,
																											d.h.
																											beim
																											Wechsel
																											vom
																											Zustand
																											"null"
																											auf
																											"eins"
																											signalisiert
																											die
																											Torsteuerung
																											9
																											über
																											eine
																											zur
																											CPU
																											7
																											führende
																											Interruptleitung
																											14,
																											daß
																											die
																											Messung
																											des
																											Startbits
																											beendet
																											ist.
															 
				
		 EuroPat v2
			
																						An
																											interrupt
																											is
																											transmitted
																											to
																											the
																											processor
																											CPU
																											on
																											the
																											interrupt
																											line
																											IRINW,
																											in
																											order
																											to
																											bring
																											about
																											a
																											task
																											change.
																		
			
				
																						An
																											der
																											Interrupt-Leitung
																											IRINW
																											wird
																											ein
																											Interrupt
																											an
																											den
																											Prozessor
																											CPU
																											übermittelt,
																											um
																											einen
																											Task-Wechsel
																											herbeizuführen.
															 
				
		 EuroPat v2
			
																						If
																											this
																											is
																											not
																											so,
																											he
																											must
																											first
																											select
																											the
																											neutral
																											position
																											or
																											interrupt
																											the
																											transmission
																											line.
																		
			
				
																						Ist
																											dies
																											nicht
																											der
																											Fall,
																											so
																											hat
																											er
																											zunächst
																											die
																											Neutralstellung
																											anzuwählen
																											bzw.
																											den
																											Antriebsstrang
																											zu
																											unterbrechen.
															 
				
		 EuroPat v2
			
																						A
																											second
																											circuit
																											breaker
																											9,
																											which
																											can
																											interrupt
																											the
																											line
																											4,
																											is
																											arranged
																											between
																											the
																											terminal
																											6
																											and
																											a
																											terminal
																											8,
																											which
																											is
																											likewise
																											connected
																											to
																											the
																											line
																											4
																											.
																		
			
				
																						Zwischen
																											der
																											Klemme
																											6
																											und
																											einer
																											ebenfalls
																											mit
																											der
																											Leitung
																											4
																											verbundenen
																											Klemme
																											8
																											ist
																											ein
																											zweiter
																											Leistungsschalter
																											9
																											angeordnet,
																											der
																											die
																											Leitung
																											4
																											unterbrechen
																											kann.
															 
				
		 EuroPat v2
			
																						OR-gate
																											24
																											also
																											has
																											an
																											output
																											terminal
																											30
																											which
																											is
																											connected
																											to
																											interrupt
																											signal
																											line
																											22.
																		
			
				
																						Das
																											ODER-Gatter
																											24
																											weist
																											ferner
																											einen
																											Ausgangsanschluß
																											30
																											auf,
																											der
																											mit
																											der
																											Interruptsignalleitung
																											22
																											verbunden
																											ist.
															 
				
		 EuroPat v2
			
																						Also
																											with
																											this
																											example,
																											in
																											the
																											case
																											of
																											over-tightening,
																											displacement
																											of
																											the
																											cap-base
																											occurring
																											as
																											a
																											result
																											of
																											the
																											ramp
																											element
																											will
																											be
																											exploited,
																											in
																											order
																											to
																											interrupt
																											the
																											sealing-line.
																		
			
				
																						Auch
																											bei
																											diesem
																											Beispiel
																											wird
																											die
																											beim
																											Überdrehen
																											aufgrund
																											des
																											Auflaufelements
																											auftretende
																											Verschiebung
																											des
																											Kappenbodens
																											ausgenutzt,
																											um
																											die
																											Dichtlinie
																											zu
																											unterbrechen.
															 
				
		 EuroPat v2
			
																						The
																											output
																											signal
																											BGxOUT
																											is
																											then
																											switched
																											to
																											a
																											logic
																											state
																											of
																											"one",
																											against
																											pull-down
																											resistor
																											R,
																											so
																											that
																											the
																											logic
																											state
																											of
																											"one"
																											is
																											again
																											applied
																											to
																											interrupt
																											signal
																											line
																											22.
																		
			
				
																						Das
																											Ausgangssignal
																											BGxOUT
																											wird
																											dann
																											auf
																											logisch
																											"Eins"
																											geschaltet,
																											und
																											zwar
																											gegen
																											den
																											Pull-Down-Widerstand
																											R,
																											so
																											daß
																											auf
																											der
																											Interruptsignalleitung
																											22
																											wiederum
																											der
																											logische
																											Pegel
																											"Eins"
																											anliegt.
															 
				
		 EuroPat v2
			
																						In
																											order
																											for
																											the
																											interrupt
																											signal
																											in
																											line
																											22
																											to
																											pass
																											from
																											module
																											16
																											to
																											module
																											18
																											it
																											is
																											directed
																											to
																											holding
																											circuit
																											10.
																		
			
				
																						Das
																											Interruptsignal
																											auf
																											der
																											Interruptleitung
																											22
																											wird
																											die
																											Halteschaltung
																											10
																											zugeleitet,
																											wenn
																											es
																											von
																											der
																											Baugruppe
																											16
																											zur
																											Baugruppe
																											18
																											gelangen
																											soll.
															 
				
		 EuroPat v2