Übersetzung für "Master pulse" in Deutsch

Separate transmission pathways can be provided for relaying the master clock pulse.
Für die jeweilige Weitergabe des Mastertaktes können eigene Übermittlungswege vorgesehen werden.
EuroPat v2
In this known system, when servo-synchronisation is used the master pulse train is fed only to one of the two exchange pulse generators.
Bei dieser bekannten Schaltungsanordnung wird bei Servosynchronisierung der Mastertakt nur jeweils einem der beiden Amtstakterzeuger zugeführt.
EuroPat v2
The redundant clock pulse is then removed from the bus and the slave clock pulse is synchronized to the master clock pulse.
Anschließend wird der redundante Takt vom Bus entfernt und der Slavetakt auf den Mastertakt synchronisiert.
EuroPat v2
Thus the switching state of the shift register SRS1 has been changed. Here too, the state of master flipflop 40' is transferred before the second master-clock pulse to slave flipflop 50 by the slave-clock pulse so that when the second master-clock pulse is applied to master-clock pulse line 9, simultaneously with the input of the altered bit value into shift register stage SRS1, the bit value that had originally existed there is transferred into second shift register stage SRS2 so that here too, after completed test circuit forming, the two first shift register stages of a shift register segment are in a switching state opposite with respect to each other.
Auch hier wiederum wird vor der Einwirkung des zweiten Master-Taktgebungsimpulses durch die Wirkung des Slave-Taktgebungsimpulses der Zustand des Master-Kippglieds 40 auf das Slave-Kippglied 50 übertragen, so dass beim Anliegen des zweiten Master-Taktgebungsimpulses auf Master-Taktgebungsimpulsleitung 9 gleichzeitig mit der Eingabe des gegenüber zuvor gewechselten Bitwertes in die Schieberegisterstufe SRS1 der ursprünglich hierin vorhanden gewesene Bitwert in die zweite Schieberegisterstufe SRS2 übertragen wird, so dass dann auch hier nach beendigter Prüfeinstellung die beiden ersten Schieberegisterstufen eines Schieberegistersegmentes sich in zueinander entgegengesetztem Schaltzustand befinden.
EuroPat v2
The output of NAND-element 28 is equally positive since, as pointed out above, firstly no system-clock pulse is applied and secondly, in accordance with the invention, the master-clock pulse is applied at master-clock pulse line 9, said master-clock pulse being provided via inverter 33, connecting line 52 and supply line 81 as a negative input at NAND-element 26.
Der Ausgang des NAND-Glieds 28 ist ebenfalls positiv, da, wie gesagt, erstens kein Systemtaktimpuls anliegt und zweitens in diesem Zeitraum erfindungsgemäß ja auch der Master-Taktgebungsimpuls auf Master-Taktgebungsimpulsleitung 9 anliegt, der über Inverter 33 über Verbindungsleitung 52 und Zuleitung 81 als negativer Eingang am NAND-Glied 26 bereitgestellt wird.
EuroPat v2
As before, the originally existing positive switching state in slave flipflop 50, i.e., a positive potential level, has been transferred simultaneously with the input of the test circuit forming pulse under the influence of the master-clock pulse on master-clock pulse line 9, into master flipflop 40 of the first shift register stage SRS1, to master flip-flop 40 of the second shift register stage SRS2 so that this again produces opposite switching states in the first two shift register stages SRS1 and SRS2 of the respective shift register segment.
Auch hier wiederum gilt wie zuvor entsprechend, dass der ursprünglich vorgelegene positive Schaltzustand im Slave-Kippglied 50, nämlich positiver Potentialpegel, gleichzeitig mit der Eingabe des Prüfeinstellungsimpulses unter der Einwirkung des Master-Taktgebungsimpulses auf der Master-Taktgebungsimpulsleitung 9 in das Master-Kippglied 40 der ersten Schieberegisterstufe SRS1 auf das Master-Kippglied 40 der zweiten Schieberegisterstufe SRS2 übertragen worden ist, so dass hierdurch ebenfalls entgegengesetzte Schaltzustände in den beiden ersten Schieberegisterstufen SRS1 und SRS2 des betreffenden Schieberegistersegmentes vorliegen.
EuroPat v2
Instead, two separately starting test circuit forming pulses are applied individually via contacts 8A and 8B which, however, cover different periods, in such a manner that the test circuit forming pulses and contact 8A is applied, as above, simultaneously with the master-clock pulse on master-clock pulse line 9, and that it can overlap it in its pulse duration both upon starting and upon decaying. As above, it should be made sure that this first test circuit forming pulse does not cover two master-clock pulses, and that the test circuit forming pulse at contact 8B overlaps two successive master-clock pulses on master-clock pulse line 9 without any further master-clock pulses being covered thereby. In the present case, for simplifying the specification of the invention, two separate terminals 8A and 8B are provided.
Stattdessen werden hier zwei gleichzeitig einsetzende Prüfeinstellimpulse gesondert über die Anschlüsse 8A und 8B zugeführt, welche jedoch unterschiedlicher Dauer sind, nämlich derart, daß der am Anschluß 8A anliegende Prüfeinstellimpuls wie vorhin gleichzeitig mit dem Master-Taktgebungsimpuls auf Master-Taktgebungsimpulsleitung 9 anliegt und diesen in seiner Impulsdauer sowohl beim Einsetzen als auch beim Abklingen überlappen kann, wobei wie vorhin nur darauf zu achten ist, daß dieser erste Prüfeinstellimpuls nicht zwei Mastertaktgebungsimpulse erfaßt und daß der an Anschluß 8B anliegende Prüfeinstellimpuls zwei aufeinanderfolgende Master-Taktgebungsimpulse auf Master-Taktgebungsleitung 9 überlappt, ohne daß weitere Master-Taktgebungsimpulse hiervon erfaßt werden.
EuroPat v2
Test combinational circuit 5' modified with respect to the above specification has only one output which is connected to a respectively modified master flip-flop 40' of the first shift register stage SRS1 of a shift register segment, i.e., again at the respective input of its NAND-element 24 which in that case has only two inputs, i.e., a further one serving via supply line 80 to apply the master-clock pulses to master-clock pulse line 9.
Das gegenüber vorher abgewandelte Prüfschaltnetz 5' besitzt nur einen Ausgang, der an einem entsprechend abgewandelten Master-Kippglied 40' der ersten Schieberegisterstufe SRS1 eines Schieberegistersegmentes angeschlossen ist, nämlich wiederum am betreffenden Eingang seines NAND-Glieds 24, das in diesem Falle nur zwei Eingänge besitzt, nämlich einen weiteren, der über Zuleitung 80 zur Zuführung der Master- Taktgebungsimpulse auf Master-Taktgebungsimpulsleitung 9 dient.
EuroPat v2
Thus, a positive output is caused at NAND-element 46 so that also the input of NAND-element 24 in master flip-flop 40' of the first shift register stage SRS1 becomes positive, if it is not positive already, for providing a negative output with the simultaneous appearance of a master-clock pulse on master-clock line 9, as shown in the pulse diagram of FIG.
Damit wird ein positiver Ausgang am NAND-Glied 46 herbeigeführt, so daß auch der Eingang des NAND-Glieds 24 im Master-Kippglied 40' der ersten Schieberegisterstufe SRS1 positiv wird, wenn er es nicht schon bereits ist, um bei gleichzeitigem Auftreten eines Master-Taktgebungsimpulses auf Master-Taktgebungsimpulsleitung 9, wie im Impulsdiagramm nach Fig.
EuroPat v2
The two exchange pulse generators CCG' and CCG" are each servo-synchronised in pulse train frequency by means of a master pulse train M', M" having a pulse train frequency of e.g. 2.048 MHz, which is fed to the relevant exchange pulse generator CCG', CCG" from a frequency adjustment device FN', FN" which is itself supplied with a standard pulse train N of e.g. likewise 2.048 MHz.
Hierbei werden die beiden Amtstakterzeuger CCG' und CCG" jeweils durch einen Mastertakt M' bzw. M" mit einer Taktfrequenz von beispielsweise 2,048 MEz in der Taktfrequenz servosynchronisiert, der dem betreffenden Amtstakterzeuger CCG' bzw. CCG" von einer von einem Normaltakt von beispielsweise ebenfalls 2,048 MHz beaufschlagten Frequenznachsteuereinrichtung FN' bzw. FN" her zugeführt wird.
EuroPat v2
This logic zero in the rest state of the intermediate storage control 10 is given off by an AND-gate 85, the one input of which is supplied with a logic zero from the Q-output of a flip-flop 86, since the flip-flop 86 has been reset through the OR-gate 87 either by a preceding master resetting pulse given off by the central arithmetic and run-down control unit 3 or by a resetting pulse generated by the intermediate storage control 10 itself.
Diese logische Null wird im Ruhezustand der Zwischenspeicher-Steuerung 10 von einem UND-Gatter 85 abgegeben, dessen einer Eingang vom Q-Ausgang eines Flip-Flops 86 mit einer logischen Null versorgt wird, da das Flip-Flop 86 über das ODER-Gatter 87 von einem vorausgegangenen, von der zentralen Rechen- und Ablaufsteuerungseinheit 3 abgegebenen Master-Rücksetzimpuls oder von einem von der Zwischenspeicher-Steuerung 10 selbst erzeugten Rücksetzimpuls zurückgesetzt worden ist.
EuroPat v2
The second input of the OR-gate 92 is connected with the Q-output of a flip-flop 95, which has been reset through an OR-gate 96 driving its resetting input either with the aid of a preceding master resetting pulse or through a resetting pulse generated by the intermediate storage control 10 itself so that its Q-output delivers the logic 1, which is passed on by the OR-gate 92 to the resetting inputs of the 10:1 divider 81 and of the 4-bit binary counter 82.
Der zweite Eingang des ODER-Gatters 92 ist mit dem Q-Ausgang eines Flip-Flops 95 verbunden, das über ein seinen Rücksetz-Eingang ansteuerndes ODER-Gatter 96 entweder mit Hilfe eines vorausgegangenen Master-Rücksetzimpulses oder über einen von der Zwischenspeicher-Steuerung 10 selbst erzeugten Rücksetzimpuls zurückgesetzt worden ist, so daß sein Q-Ausgang die logische 1 liefert, die vom ODER-Gatter 92 an die Rücksetzeingänge des 10: 1-Teilers 81 und des 4-Bit-Binärzählers 82 weitergegeben wird.
EuroPat v2
However, it is equally possible to transmit the master clock pulse with the help of individual connections that are patched through by essentially known methods and then to derive the master clock pulse from these connections by methods which are likewise known.
Ebenso gut ist es aber auch möglich, den Mastertakt in an sich bekannter Weise mit Hilfe durchgeschalteter individueller Verbindungen zu übertragen und den Mastertakt aus diesen Verbindungen in ebenfalls bekannter Weise abzuleiten.
EuroPat v2
In this case the clock pulse supply unit LT2 of this link connection circuit receives its master clock pulse in the manner described above.
In diesem Falle erhält die Taktversorgungseinrichtung LT2 dieser Linkanschlußschaltung ihren Mastertakt in der oben bereits angegebenen Weise.
EuroPat v2
Master-clock pulse line 9 is applied to the input of inverter 33 which via connecting line 52 is connected to inverter 34 whose output in turn, is connected to line 80.
Die Master-Taktgebungsimpulsleitung 9 liegt am Eingang des NICHT-Gliedes 33, das über Verbindungsleitung 52 mit NICHT-Glied 34 in Verbindung steht, dessen Ausgang hinwiederum an die Leitung 80 angeschlossen ist.
EuroPat v2
The operation of a thus designed shift register is performed in such a manner that upon the appearance of a shift pulse at the input of a shift register stage the bit value of the shift pulse is entered into the master flipflop under the simultaneous effect of a master clock pulse.
Der Schieberegisterbetrieb eines derart aufgebauten Schieberegisters wird in der Weise durchgeführt, dass bei Auftreten eines Schiebeimpulses am Eingang einer Schieberegisterstufe der Bitwert des Schiebeimpulses unter gleichzeitiger Wirkung eines Master-Taktgebungsimpulses in das Master-Kippglied eingegeben wird.
EuroPat v2
During time T1 substantially extending over one single period of the master-clock pulse, which means that it does not cover two master-clock pulses, a test circuit forming pulse is applied via terminal 8 simultaneously with a master-clock pulse, to master-clock pulse line 9.
Im Zeitraum T1, der sich im wesentlichen über eine einzige Periode des Master-Taktgebungsimpulses erstreckt, so daß also hiervon nicht zwei Master-Taktgebungsimpulse erfaßt werden, wird ein Prüfeinstellimpuls über Anschluß 8 gleichzeitig mit einem Master-Taktgebungsimpuls auf Master-Taktgebungsimpulsleitung 9 zugeführt.
EuroPat v2
However, if a test circuit forming pulse is applied there is a negative pulse at the input of NAND-element 22 so that the output of NAND-element 22 is positive, too, and that therefore simultaneously with a master-clock pulse on master-clock pulse line 9 all inputs of NAND-element 24 in master flipflop 40 are positive whose output becomes negative in responding thereto.
Jedoch es wird bei Zuführen eines Prüfeinstellimpulses ein negativer Impuls am Eingang des NAND-Glieds 22 wirksam, so dass dann auch der Ausgang des NAND-Glieds 22 positiv wird und somit gleichzeitig mit einem Master-Taktgebungsimpuls auf Master-Taktgebungsimpulsleitung 9 alle Eingänge des NAND-Glieds 24 im Master-Kippglied 40 positiv sind, dessen Ausgang im Ansprechen hierauf negativ wird.
EuroPat v2
The slave clock pulse is then removed from the bus for system clock-pulse distribution and the redundant clock pulse is synchronized to the master clock pulse.
Anschließend wird der Slavetakt vom Bus zur Systemtaktverteilung entfernt und der redundante Takt auf den Mastertakt synchronisiert.
EuroPat v2
With the subsequent slave-clock pulse of reversed polarity the bit value is transferred to that slave flipflop whose output serves in combination with a second master-clock pulse as an input quantity for the following shift register stage.
Beim darauffolgenden Slave-Taktgebungsimpuls mit umgekehrter Polarität wird dann der Bitwert auf das Slave-Kippglied übertragen, dessen Ausgang im Zusammenwirken mit einem zweiten Master-Taktgebungsimpuls als Eingabegrösse für die darauffolgende Schieberegisterstufe dient.
EuroPat v2

Ähnliche Begriffe