Übersetzung für "Latch up" in Deutsch
																						A
																											"latch-up"
																											is
																											thus
																											avoided
																											given
																											a
																											suitable
																											dimensioning
																											of
																											the
																											transistor
																											sizes.
																		
			
				
																						So
																											wird
																											bei
																											geeigneter
																											Dimensionierung
																											der
																											Transistorgrößen
																											ein
																											"Latch-Up"
																											vermieden.
															 
				
		 EuroPat v2
			
																						A
																											reduction
																											of
																											collector
																											series
																											resistance
																											as
																											well
																											as
																											an
																											increased
																											latch-up
																											stability
																											are
																											achieved.
																		
			
				
																						Dadurch
																											ergibt
																											sich
																											eine
																											Verringerung
																											des
																											Kollektorbahnwiderstandes,
																											sowie
																											eine
																											erhöhte
																											Latch-up-Festigkeit.
															 
				
		 EuroPat v2
			
																						The
																											known
																											“latch-up”
																											effect
																											can
																											be
																											diminished,
																											moreover,
																											by
																											using
																											epitaxial
																											substrates.
																		
			
				
																						Durch
																											Verwendung
																											von
																											EPI-Substraten
																											kann
																											außerdem
																											der
																											bekannte
																											"Latch-up"-Effekt
																											verkleinert
																											werden.
															 
				
		 EuroPat v2
			
																						Similarly,
																											the
																											latch-up
																											resistance
																											also
																											fluctuates
																											with
																											the
																											misalignment
																											of
																											the
																											source
																											islands.
																		
			
				
																						Gleichermassen
																											schwankt
																											auch
																											die
																											Latch-Up
																											Resistenz
																											mit
																											der
																											Fehljustierung
																											der
																											Sourceinseln.
															 
				
		 EuroPat v2
			
																						This
																											effectively
																											prevents
																											the
																											injection
																											of
																											electrons
																											and
																											thus
																											latch-up.
																		
			
				
																						Damit
																											wir
																											die
																											Injektion
																											von
																											Elektronen
																											und
																											damit
																											"Latch-Up"
																											wirksam
																											verhindert.
															 
				
		 EuroPat v2
			
																						The
																											appearance
																											of
																											a
																											latch-up
																											generally
																											depends
																											on
																											the
																											operating
																											condition
																											of
																											the
																											circuit
																											PR.
																		
			
				
																						Das
																											Auftreten
																											von
																											Latch-up
																											hängt
																											im
																											allgemeinen
																											vom
																											Betriebszustand
																											der
																											Schaltung
																											PR
																											ab.
															 
				
		 EuroPat v2
			
																						You
																											can
																											send
																											your
																											question
																											to
																											Mr.
																											Latch-up.
																		
			
				
																						Sie
																											können
																											Ihre
																											Frage
																											an
																											Herrn
																											Latch-Up
																											senden.
															 
				
		 ParaCrawl v7.1
			
																						This
																											extra
																											noise
																											robustness
																											protects
																											against
																											electrical
																											overstress
																											of
																											the
																											inputs
																											or
																											latch-up
																											of
																											the
																											driver
																											IC.
																		
			
				
																						Diese
																											zusätzliche
																											Robustheit
																											schützt
																											vor
																											elektrischer
																											Überlastung
																											der
																											Eingänge
																											oder
																											Latch-up
																											des
																											Treiber-IC.
															 
				
		 ParaCrawl v7.1
			
																						For
																											those
																											who
																											don't
																											know
																											Mr.
																											Latch-up.
																		
			
				
																						Für
																											diejenigen,
																											die
																											Herrn
																											Latch-Up
																											nicht
																											kennen.
															 
				
		 ParaCrawl v7.1
			
																						A
																											parasitic,
																											vertical
																											bipolar
																											transistor
																											can
																											thereby
																											not
																											be
																											activated
																											and
																											lead
																											to
																											a
																											latch-up.
																		
			
				
																						Hierbei
																											kann
																											ein
																											parasitärer
																											vertikaler
																											Bipolartransistor
																											nicht
																											aktiviert
																											werden
																											und
																											zu
																											einem
																											"Latch-Up"
																											führen.
															 
				
		 EuroPat v2
			
																						The
																											triggering
																											of
																											latch-up
																											due
																											to
																											an
																											activation
																											of
																											a
																											vertical
																											parasitic
																											bipolar
																											transistor
																											is
																											thus
																											made
																											more
																											difficult.
																		
			
				
																						Das
																											Auslösen
																											von
																											"Latch-Up"
																											durch
																											eine
																											Aktivierung
																											eines
																											vertikalen
																											parasitären
																											Bipolar-Transistors
																											wird
																											somit
																											erschwert.
															 
				
		 EuroPat v2
			
																						Together
																											with
																											the
																											lower
																											number
																											of
																											well
																											contacts
																											required,
																											a
																											higher
																											packing
																											density
																											with
																											improved
																											latch-up
																											hardness
																											is
																											achieved.
																		
			
				
																						Zusammen
																											mit
																											der
																											geringeren
																											Zahl
																											benötigter
																											Wannenkontakte
																											ergibt
																											sich
																											dadurch
																											eine
																											höhere
																											Packungsdichte
																											mit
																											verbesserter
																											Latch-up-Festigkeit.
															 
				
		 EuroPat v2
			
																						In
																											addition
																											to
																											achieving
																											optimum
																											transistor
																											properties,
																											the
																											reduced
																											lateral
																											diffusion
																											provided
																											enables
																											a
																											lower
																											n+
																											/p+
																											spacing,
																											and
																											thus
																											achieves
																											a
																											higher
																											packing
																											density
																											with
																											improved
																											latch-up
																											hardness.
																		
			
				
																						Dies
																											ermöglicht
																											neben
																											dem
																											Einstellen
																											optimaler
																											Transistoreigenschaften
																											aufgrund
																											der
																											erniedrigten
																											lateralen
																											Diffusion
																											einen
																											geringeren
																											n?/p?-Abstand
																											und
																											damit
																											eine
																											höhere
																											Packungsdichte
																											mit
																											verbesserter
																											Latch-up-Festigkeit.
															 
				
		 EuroPat v2
			
																						In
																											CMOS
																											or
																											BICMOS
																											circuits,
																											the
																											latch-up
																											hardness
																											is
																											increased
																											with
																											unaltered
																											transistor
																											properties
																											due
																											to
																											the
																											presence
																											of
																											the
																											etched
																											trenches
																											filled
																											with
																											polycrystalline
																											silicon
																											since
																											the
																											lateral
																											parts
																											of
																											the
																											parasitic
																											bipolar
																											transistors
																											are
																											considerably
																											reduced,
																											particularly
																											when
																											using
																											separating
																											oxide
																											layers
																											at
																											the
																											sidewalls
																											of
																											the
																											trenches.
																		
			
				
																						In
																											BICMOS-Schaltungen
																											wird
																											durch
																											das
																											Vorhandensein
																											der
																											mit
																											polykristallinem
																											Silizium
																											gefüllten
																											Ätzgräben
																											die
																											Latch-up-Festigkeit
																											bei
																											gleichbleibenden
																											Transistoreigenschaften
																											erhöht,
																											da
																											die
																											lateralen
																											Anteile
																											der
																											parasitären
																											Bipolartransistoren
																											insbesondere
																											bei
																											Verwendung
																											der
																											fakultativen
																											Oxidtrennschichten
																											an
																											den
																											Seitenwänden
																											der
																											Gräben
																											erheblich
																											reduziert
																											werden.
															 
				
		 EuroPat v2
			
																						Accordingly,
																											one
																											object
																											of
																											this
																											invention
																											is
																											to
																											provide
																											a
																											novel
																											n-channel
																											MCT
																											which
																											is,
																											on
																											the
																											one
																											hand,
																											free
																											of
																											latch-up
																											problems
																											and,
																											on
																											the
																											other
																											hand,
																											makes
																											possible
																											an
																											increase
																											in
																											the
																											current
																											level
																											which
																											can
																											be
																											switched
																											off
																											as
																											a
																											maximum.
																		
			
				
																						Aufgabe
																											der
																											vorliegenden
																											Erfindung
																											ist
																											es
																											nun,
																											einen
																											n-Kanal-MCT
																											zu
																											schaffen,
																											der
																											einerseits
																											frei
																											ist
																											von
																											Einrastproblemen,
																											und
																											andererseits
																											eine
																											Erhöhung
																											der
																											maximal
																											abschaltbaren
																											Stromstärke
																											erlaubt.
															 
				
		 EuroPat v2
			
																						Since
																											the
																											n-channel
																											MCT
																											according
																											to
																											the
																											invention
																											is
																											consequently
																											free
																											of
																											the
																											latch-up
																											problems
																											mentioned
																											previously,
																											the
																											principle
																											of
																											minimising
																											the
																											channel
																											length
																											can
																											now
																											be
																											applied
																											without
																											restriction
																											in
																											order
																											to
																											increase
																											the
																											current
																											level
																											which
																											can
																											be
																											switched
																											off
																											as
																											a
																											maximum.
																		
			
				
																						Da
																											der
																											erfindungsgemässe
																											n-Kanal-MCT
																											somit
																											frei
																											von
																											den
																											vorher
																											erwähnten
																											Einrastproblemen
																											ist,
																											kann
																											das
																											Prinzip
																											der
																											minimierung
																											der
																											Kanallänge
																											nunmehr
																											ohne
																											Begrenzung
																											angewendet
																											werden,
																											um
																											die
																											maximal
																											abschaltbare
																											Stromstärke
																											zu
																											erhöhen.
															 
				
		 EuroPat v2
			
																						Substrate
																											currents
																											occurring
																											during
																											operation,
																											however,
																											can
																											trigger
																											a
																											"latch-up"
																											in
																											CMOS
																											circuits,
																											as
																											previously
																											explained,
																											and
																											therefore
																											represent
																											a
																											great
																											safety
																											risk
																											for
																											the
																											integrated
																											circuit.
																		
			
				
																						Im
																											Betrieb
																											auftretende
																											Substratströme
																											können
																											jedoch,
																											wie
																											ebenfalls
																											eingangs
																											erwähnt,
																											in
																											CMOS-Schaltungen
																											einen
																											"Latch-Up"
																											auslösen
																											und
																											stellen
																											daher
																											ein
																											großes
																											Sicherheitsrisiko
																											für
																											die
																											integrierte
																											Schaltung
																											dar.
															 
				
		 EuroPat v2
			
																						The
																											behavior
																											of
																											the
																											overall
																											CMOS
																											circuit
																											upon
																											turn-on
																											is
																											not
																											deteriorated
																											due
																											to
																											the
																											incorporation
																											of
																											the
																											non-linear
																											elements
																											D1
																											and
																											D2,
																											whereas
																											the
																											risk
																											of
																											a
																											latch-up
																											during
																											operation
																											is
																											diminished
																											by
																											the
																											non-linear
																											elements
																											D1
																											and
																											D2
																											even
																											given
																											the
																											presence
																											of
																											noise
																											pulses
																											at
																											n+
																											-doped
																											semiconductor
																											regions
																											N1,
																											at
																											the
																											p+
																											-doped
																											semiconductor
																											regions
																											P3
																											and
																											at
																											the
																											post
																											OUT.
																		
			
				
																						Das
																											Verhalten
																											der
																											gesamten
																											CMOS-Schaltung
																											beim
																											Einschalten
																											wird
																											durch
																											den
																											Einbau
																											der
																											nichtlinearen
																											Elemente
																											D1
																											und
																											D2
																											nicht
																											beeinträchtigt
																											während
																											im
																											Betrieb
																											auch
																											bei
																											vorhandenen
																											Störimpulsen
																											an
																											n?-dotierten
																											Halbleiergebieten
																											N1,
																											an
																											den
																											p?-dotierten
																											Halbleitergebieten
																											P3
																											und
																											an
																											der
																											Klemme
																											OUT
																											die
																											Gefahr
																											eines
																											"Latch-Up"
																											durch
																											die
																											nichtlinearen
																											Elemente
																											D1
																											und
																											D2
																											verringert
																											wird.
															 
				
		 EuroPat v2
			
																						As
																											a
																											result
																											thereof,
																											the
																											pn-junctions
																											of
																											the
																											parasitic
																											bipolar
																											transistors
																											B1
																											and
																											B2
																											are
																											relieved
																											and
																											the
																											risk
																											of
																											a
																											latch-up
																											is
																											largely
																											prevented.
																		
			
				
																						Hierdurch
																											werden
																											die
																											pn-Übergänge
																											der
																											parasitären
																											Bipolartransistoren
																											B1
																											und
																											B2
																											entlastet,
																											und
																											die
																											Gefahr
																											eines
																											"Latch-Up"
																											weitgehend
																											verhindert.
															 
				
		 EuroPat v2
			
																						Further,
																											the
																											power
																											yield
																											in
																											this
																											embodiment
																											is
																											higher
																											than
																											in
																											the
																											embodiments
																											set
																											forth
																											above,
																											this
																											leading
																											to
																											an
																											even
																											greater
																											protection
																											against
																											the
																											feared
																											latch-up
																											effect.
																		
			
				
																						Weiterhin
																											ist
																											die
																											Stromergiebigkeit
																											bei
																											dieser
																											Ausführung
																											größer
																											als
																											bei
																											den
																											zuvor
																											beschriebenen
																											Ausführungsformen,
																											was
																											zu
																											einem
																											noch
																											größeren
																											Schutz
																											vor
																											dem
																											gefürchteten
																											Latch-Up-Effekt
																											führt.
															 
				
		 EuroPat v2